习题6-存储器.doc

1、习题六 存储器主要内容： 存储器的基本概念和半导体存储器的分类，重点掌握 RAM、ROM 和 Flash 的结构和存储器在微机系统中的连接与扩充方法。6.1 试说明存储器系统的主要性能指标。 【 答答 】存储容量、存储速度、可靠性等。6.2 术语“非易失性存储器” 是什么意思？ PROM 和 EPROM 分别代表什么意思？ 【 答答 】非易失性存储器指其存储信息在没有电源时不会消失。PROM 表示 Programmable Read Only Memory，EPROM 表示 Erasable Programmable Read Only Memory。6.3 在选择存储器件时，最重要的考虑因素

2、是什么？此外还应考虑那些因素？【 答答 】最重要的因素是位容量。此外，还应考虑易失性、只读性、速度、功耗、可靠性、价格等。6.4 存储器的存取时间是什么意思？它在系统设计时有什么实际意义？【 答答 】存储器的存取时间是指存储器接收到稳定的地址输入到完成操作的时间，系统设计时可以据此考虑数据传输、总线的选择和时序安排。6.5 什么是随机存储器？它在系统中起什么作用？【 答答 】随机存取是指对所有的存储单元都可以用同样的时间访问，起到暂时保存中间结果和运行的程序。随机存储器指其内容可读可写，用于存放各种现场的输入输出数据、中间结果、与外存交换的信息以及作为堆栈使用。6.6 什么是只读存储器？它在系

3、统中起什么作用？【 答答 】 只读只读存储器的信息被写入后，只能被读出而不能用通常的办法重写或改写。作用是保存启动程序和部分固化系统程序段。6.7 试比较静态 RAM 和动态 RAM 的优缺点。 【 答答 】静态 RAM 不需要动态刷新，存取速度高，位容量低，功耗较高；动态 RAM 位密度高、功耗低、成本低，但需要专门的刷新电路每隔一定时间刷新存储信息，在刷新周期不能启动读写，故存取速度慢。6.8 计算机的电源掉电后再接电时（系统中无掉电保护装置），存储在各类存储器中的信息是否仍能保存？试从各类存储器的基本原理上来分析说明。【 答答 】ROM 类存储器由于无法修改和写入，故其存储信息不变，可以

4、保存。RAM 类存储器由于可随机存取，掉电后无法维持其存储信息，故不能保存。6.9 填空：对由 8K8 位，RAM 组成的存贮器系统，若某组的起始地址为 08000H，则其末地址为（0BFFF）H。6.10 填空：用 2K4 位的存贮芯片组成 6K8 位的存储器，需用该片数量为（ 6 ）。6.11 设计一个外设端口译码器，使 CPU 能寻址四个地址范围：02800287H，0288028FH ， 02900297H，0298029FH 。【 答答 】使用一片 2/4 译码器，地址线 A9、A8、A7、A6、A5 通过逻辑电路形成译码器片选信号当为 10100 时译码器被选通，A4、A3 为 2

5、/4 译码器输入，译码器输出即为上述 4 个地址范围。6.12 试画出容量为 2K8 的 RAM 连接图，CPU 用 8088，RAM 用 2114，RAM 地址区为0800H0FFFH。 【 答答 】 ：（：（ 1） 分析分析 : 芯片数一组:1K4 的片子 2114 组成 1K8 的存储器需 2 片 , 2K8 需 4 个芯片,分 2 组地址线 （2 11=2048）需 11 根 ， （片内 10 根，片选 1 根） 数据线 8 根 控制线 M/IO，WR，RD片选信号用 74LS138 译码产生 8 个片选信号高 位 地 址 片 选 片 内 寻 址地址引脚 A15 A14 A13 A12

6、A11A10 A9 A8 A7 A6 A5 A4 A3A2 A1 A0第一组 000 010 00000000001111111111第二组 000 011 00000000001111111111第一组地址范围：0800H0BFFH第一组地址范围：0C00H0FFFH2) 实现:采用 74LS138 译码器，A10A12 作 138 的输入，由上面的分析可得，138 输出 Y2 接第一组的片选端 CS 端，Y3 接第二组的片选端 CS.参考连接如图 61：图 61 2114 与 CPU 的连接6.13 试画出容量为 8K8 的 ROM 连接图，CPU 用 8086，EPROM 用 2716，

7、ROM 地址区从4000H 开始。 参考 PPT 课件的第六章例 67 的例子。【 答答 】容量 8K82K8（EPROM2716）4 片。地址区 A15 A14 A13 A12 A11 A10A02716-1 4000H47FFH 0 1 0 0 02716-2 4800H4FFFH 0 1 0 0 12716-3 5000H57FFH 0 1 0 1 02716-4 5800H5FFFH 0 1 0 1 10000000000011111111111IO/M 接 138 译码器的 G1，A15 接 138 译码器的 G2B，A14 经过非门接 138 译码器的G2A， A13、A12、A1

8、1 接 138 译码器的 C、B、A。138 译码器的 Y0Y3 分别接 4 片2716 的片选， 8086 经锁存的 A10A0 接 2716 的 A10A0， 8086 的 AD7AD0 接 2716的 D7D0， 8086 的 RD 接 2716 的 RD。6.14 一台 8 位微机系统，CPU 为 8088，需扩展内存 16KB，其中 ROM 为 8K，RAM 为 8K。ROM 选用 EPROM2716，RAM 选用 2114，地址空间从 0000H 开始，要求 ROM 在低地址，RAM 在高地址。试画出存储器组构图，并写出各芯片的存储分配范围。 【 答答 】ROM 容量 8K82K

9、8（EPROM2716 ）4 片，RAM 容量8K81K4（RAM2114 ） 16 片地址区 A15 A14 A13 A12 A11 A10A02716-1 0000H07FFH 0 0 0 0 02716-2 0800H0FFFH 0 0 0 0 12716-3 1000H17FFH 0 0 0 1 02716-4 1800H1FFFH 0 0 0 1 10000000000011111111111地址区 A15 A14 A13 A12 A11 A10 A9A02114-1-2 2000H23FFH 0 0 1 0 0 02114-3-4 2400H27FFH 0 0 1 0 0 1211

10、4-5-6 2800H2BFFH 0 0 1 0 1 0000000000011111111112114-7-8 2C00H3FFFH 0 0 1 0 1 12114-9-10 3000H33FFH 0 0 1 1 0 02114-11-12 3400H37FFH 0 0 1 1 0 12114-13-14 3800H3BFFH 0 0 1 1 1 02114-15-16 3C00H3FFFH 0 0 1 1 1 1IO/M 接 138 译码器的 G1，A15 接 138 译码器的 G2B，A14 接 138 译码器的 G2A， A13、A12、A11 接 138 译码器的 C、B、A。138

11、 译码器的 Y0Y3 分别接 4 片 2716 的片选， 8086 经锁存的 A10A0 接 2716 的 A10A0， 8086 的 AD7AD0 接 2716 的D7D0， 8086 的 RD 接 2716 的 RD。138 译码器的 Y4 与 A10 相或接 2114-1-2 的片选， 138 译码器的 Y4 与 A10 非门后输出相或接 2114-3-4 的片选，138 译码器的 Y5 与 A10 相或接 2114-5-6 的片选， 138 译码器的 Y5 与 A10 非门后输出相或接 2114-7-8 的片选，138 译码器的 Y6 与 A10 相或接 2114-9-10 的片选，

12、138 译码器的 Y6 与 A10 非门后输出相或接 2114-11-12 的片选，138 译码器的 Y7 与 A10 相或接 2114-13-14 的片选， 138 译码器的 Y7 与 A10 非门后输出相或接 2114-15-16 的片选，8086 经锁存的 A9A0 接 2716 的 A9A0，8086 的 AD4AD0 接 2114-1-3-5-7-9-11-13-15 的 D3D0， 8086 的 AD9AD5 接 2114-2-4-6-8-10-12-14-16 的 D3D0，8086 的 RD、WR 接 2114 的 RD、WR。6.16 8086CPU 最小模式中，有 8KB

13、的 RAM，2KB 的 ROM。ROM 采用 EPROM 2716（2 K8） ，RAM 采用 Intel 2114（1K4）,画出硬件连接图。【 答答 】ROM 容量 8K82K 8（EPROM2716 ）4 片，RAM 容量2K81K4（RAM2114 ） 4 片地址区 A15 A14 A13 A12 A11 A10A02716-1 0000H07FFH 0 0 0 0 02716-2 0800H0FFFH 0 0 0 0 12716-3 1000H17FFH 0 0 0 1 02716-4 1800H1FFFH 0 0 0 1 10000000000011111111111地址区 A15

14、 A14 A13 A12 A11 A10 A9A02114-1-2 2000H23FFH 0 0 1 0 0 02114-3-4 2400H27FFH 0 0 1 0 0 1 00000000001111111111IO/M 接 138 译码器的 G1，A15 接 138 译码器的 G2B，A14 接 138 译码器的 G2A， A13、A12、A11 接 138 译码器的 C、B、A。138 译码器的 Y0Y3 分别接 4 片 2716 的片选， 8086 经锁存的 A10A0 接 2716 的 A10A0， 8086 的 AD7AD0 接 2716 的D7D0， 8086 的 RD 接 2

15、716 的 RD。138 译码器的 Y4 与 A10 相或接 2114-1-2 的片选， 138 译码器的 Y4 与 A10 非门后输出相或接 2114-3-4 的片选，8086 经锁存的 A9A0 接 2716 的 A9A0，8086 的 AD4AD0 接 2114-1-3 的 D3D0， 8086 的 AD9AD5 接 2114-2-4 的 D3D0，8086 的 RD、WR 接 2114 的 RD、WR。6.17 什么是高速缓冲存储器？在微机系统中使用高速缓冲存储器的作用是什么？ 【 答答 】为了使主存储器的速度与 CPU 的速度匹配，在它们之间的增加的一层存储器称为高速缓冲存储器，其容

16、量较小，存取速度与 CPU 相当。6.18 存储器体系为什么采用分级结构，主要用于解决存储器中存在的哪些问题？ 【 答答 】因为存储器分级结构较好地解决了存储容量要大，速度要快而成本又比较合理的矛盾。6.19 什么是虚拟存储器？它的作用是什么？ 【 答答 】6.20 8086 在对存储器进行操作时，有什么特点？画出 8086 系统在读周期和写周期的工作时序。【 答答 】8086CPU 和存储器是用分时方式通过 20 位的地址/状态 /数据总线以及控制线互相联系的。CPU 的总线周期由 4 个时钟周期组成。如果 8086 的主频采用 5MHZ，则 1 个时钟周期为200ns。将每个时钟周期称为 1 个 T 状态，所以，最小总线周期由 T1T4 这 4 个状态组成。如果存储器速度比较慢，CPU 就会根据存储器送来的“未准备好” 信号，在 T3 状态后面插入等待状态 TW，从而延长总线周期。读周期和写周期图见课本。(以上由杨胜波解答)