1、位高速 A/D 转换器 TLC5510 的应用上传者：Lamborghini 浏览次数:1305 分享到： 开心网 人人网 新浪微博摘要：TLC5510 是美国德州仪器 (TI)公司生产的 8 位半闪速结构模数转换器，它采用 CMOS 工艺制造，可提供最小 20Msps 的采样率。可广泛用于数字 TV、医学图像、视频会议、高速数据转换以及 QAM 解调器等方面。文中介绍了 TLC5510 的性能指标、引脚功能、内部结构和操作时序，给出了 TLC5510 的应用线路设计和参考电压的配置方法。关键词：高速 AD 转换;数据采集;TLC55101 概述TLC5510 是美国 TI 公司生产的新型模数
2、转换器件(ADC)，它是一种采用 CMOS 工艺制造的 8 位高阻抗并行 A/D 芯片，能提供的最小采样率为 20MSPS。由于 TLC5510 采用了半闪速结构及 CMOS 工艺，因而大大减少了器件中比较器的数量，而且在高速转换的同时能够保持较低的功耗。在推荐工作条件下，TLC5510 的功耗仅为 130mW。由于 TLC5510 不仅具有高速的 A/D 转换功能，而且还带有内部采样保持电路，从而大大简化了外围电路的设计;同时，由于其内部带有了标准分压电阻，因而可以从+5V 的电源获得 2V 满刻度的基准电压。TLC5510 可应用于数字 TV、医学图像、视频会议、高速数据转换以及 QAM
3、解调器等方面。2 内部结构、引脚说明及工作原理2.1 TLC5510 的引脚说明TLC5510 为 24 引脚、PSOP 表贴封装形式(NS) 。其引脚排列如图 1 所示。各引脚功能如下：AGND：模拟信号地;ANALOG IN：模拟信号输入端 ;CLK：时钟输入端;DGND：数字信号地 ;D1D8：数据输出端口。D1 为数据最低位，D8 为最高位;OE：输出使能端。当 OE 为低时，D1D8 数据有效，当 OE 为高时，D1D8 为高阻抗;VDDA：模拟电路工作电源;VDDD：数字电路工作电源;REFTS ：内部参考电压引出端之一，当使用内部电压分压器产生额定的 2V 基准电压时，此端短路至
4、 REFT 端;REFT：参考电压引出端之二;REFB ：参考电压引出端之三;REFBS ：内部参考电压引出端之四，当使用内部电压基准器产生额定的 2V 基准电压时，此端短路至 REFB 端。图 2 图 3 点击放大2.2 TLC5510 的内部结构及工作过程TLC5510 的内部结构如图 2 所示。由图中可以看出：TLC5510 模数转换器内含时钟发生器、内部基准电压分压器、1 套高 4 位采样比较器、编码器、锁存器、2 套低 4 位采样比较器、编码器和 1 个低 4 位锁存器等电路。TLC5510 的外部时钟信号 CLK 通过其内部的时钟发生器可产生 3 路内部时钟，以驱动 3 组采样比较
5、器。基准电压分压器则可用来为这 3 组比较器提供基准电压。输出 A/D 信号的高 4 位由高 4 位编码器直接提供，而低4 位的采样数据则由两个低 4 位的编码器交替提供。TLC5510 的工作时序见图 3。时钟信号 CLK 在每一个下降沿采集模拟输入信号。第N 次采集的数据经过 2.5 个时钟周期的延迟之后，将送到内部数据总线上。在图 3 所示的工作时序的控制下，当第一个时钟周期的下降沿到来时，模拟输入电压将被采样到高比较器块和低比较器块，高比较器块在第二个时钟周期的上升沿最后确定高位数据，同时，低基准电压产生与高位数据相应的电压。低比较块在第三个时钟周期的上升沿的最后确定低位数据。高位数据
6、和低位数据在第四个时钟周期的上升沿进行组合，这样，第 N 次采集的数据经过 2.5 个时钟周期的延迟之后，便可送到内部数据总线上。此时如果输出使能 OE 有效，则数据便可被送至 8 位数据总线上。由于 CLK 的最大周期为50ns，因此，TLC5510 数模转换器的最小采样速率可以达到 20MSPS。3 在线阵 CCD 数据系统中的应用图 4 为 TLC5510 的典型外接电路。图中的 FB1FB3 为高频磁珠，模拟供电电源AVDD 经 FB1FB3 为三部分模拟电路提供工作电流，以获得更好的高频去耦效果。笔者研制的该线阵 CCD 数据采集系统主要由时序发生器、 CCD 驱动电路、视频信号预处
7、理电路及 ADC、数据存储器、 PC 机等组成。TLC5510 的高速、内带采样保持电路等特点使其更利于该设计。TLC5510 的主要作用是将 CCD 输出的高速模拟视频信号转换为与其模拟幅值相对应的 8 位数字视频信号。图 5 是笔者设计的视频信号 A/D 转换器TLC5510 的外围电路。TLC5510 可使用外部和内部两种基准电压连接方法。其中外部基准电压从引脚 REFT 和 REFB 接入，并应满足：VREFB+2VVREFVDDA0VREFBVREFB-2V2VVREFT-VREFB5V对于从零电平开始的正极性模拟输入电压，REFB 应当连接到模拟地 AGND。VREFT的范围为 2
8、V5V。如果要简化电路，可利用 TLC5510 的内部分压电阻从模拟电源电压VDDA 上取得基准电压。在本设计中，CCD 输出的模拟视频信号经过反相、滤波、放大之后即为从零电平开始的正极性模拟电压信号。因此，为了简化电路并同时满足设计要求，笔者选用了 TLC5510 的内部基准方式，同时，因为 CCD 视频信号是 2V 基准，所以，根据 TLC5510 的自身的特点，在设计过程中，笔者将 REFBS 端与 AGND，而将 REFTS与 VDDA 端相连，同时将 REFBS 短接至 REFB 端，REFTS 短接至 REFT 端来获得 2V 基准电压。在用该数据采集系统采集数据的过程中，当 CC
9、D 输出端输出视频信号时，在由时序发生器产生的 A/D 转换控制时钟 CLK 的同步控制下， TLC5510 会将差动放大、低通滤波后的 CCD 模拟视频信号实时地转换为与其模拟幅值相对应的 8 位数字信号，当TLC5510 的输出使能 OE 为低电平且高速数据存储器的地址译码控制和写控制均有效时，系统可将转换结果存入高速数据存储器，以等待 PC 机的读取。为了使 CCD 输出的视频信号能够正确可靠的转换和存储，在设计过程中，笔者对 TLC5510 的工作控制时钟 CLK、输出使能 OE 及高速数据存储器的地址译码控制时钟、读写控制时钟的周期做了具体的时间预算，并对它们之间的逻辑相位关系做了详
10、细的研究。根据预算，笔者将时序发生器内部的计数器、比较器、逻辑门以及 D 触发器等进行逐级分频和逻辑组合，从而使其产生正确可靠的时序逻辑。系统及数据分析实验证明，采用 TLC5510 作为线阵 CCD 视频信号的A/D 转换芯片，其接口电路简单实用，使用方便，稳定性好。图 5 视频信号 A/D 转换外围电路图 点击放大4 结束语在对 TLC5510 模数转换器及其在线阵 CCD 数据采集系统的应用设计中，笔者通过实验总结出如下经验：(1) 为了减少系统噪声，外部模拟和数字电路应当分离，并应尽可能屏蔽。(2) 因为 TLC5510 芯片的 AGND 和 DGND 在内部没有连接，所以，这些引脚需要在外部进行连接。为了使拾取到的噪声最小，最好把隔开的双绞线电缆用于电源线。同时，在印制电路板布局上还应当使用模拟和数字地平面。(3) VDDA 至 AGND 和 VDDD 至 DGND 之间应当分别用 1F电容去耦，推荐使用陶瓷电容器。对于模拟和数字地，为了保证无固态噪声的接地连接，试验时应当小心。(4) VDDA、AGND 以及 ANALOG IN 引脚应当与高频引脚 CLK 和 D0D7 隔离开。在印制电路板上，AGND 的走线应当尽可能地放在 ANALOG IN 走线的两侧以供屏蔽之用。(5) 为了保证 TLC5510 的工作性能，系统电源最好不要采用开关电源。
