1、1,第四章 组合逻辑电路,2、 常用组合逻辑电路,3、 组合逻辑电路应用举例,1、 组合逻辑电路的分析与设计,编码器 译码器 数据选择器 加法器 数值比较器,2,2 实现组合逻辑函数,比较可知,表达式中都有最小项mi,利用数据选择器可以实现各种组合逻辑函数。,组合逻辑函数,8选1,4选1,3,例4-5 试用八选一数据选择器实现下列逻辑函数,解:将A、B、C分别从A2、A1、A0输入,作为输入变量,把Y端作为输出F。因为逻辑表达式中的各乘积项均为最小项,所以可以改写为,根据八选一数据选择器的功能,令,(1)当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时,可直接用数据选择器来实现逻辑函数
2、。,F(A,B,C)=ABC+ABC+ABC+ABC,4,具体电路见图4-21:,图4-21 例4-5电路图,D0 = D3 =D5 =D7 =1 D1 = D2 =D4 =D6 =0 S0,5,(2)当逻辑函数的变量个数大于数据选择器的地址输 入变量个数时,多余的变量从数据输入端输入。,解:将A、B接到地址输入端,C加到适当的数据输入端。 作出逻辑函数L的真值表,根据真值表画出连线图。,真值表,L=AB+BC+AC,L=AB+BC+AC=m3+m1C+m2C,例4.3.2 试用4选1数据选择器实现逻辑函数:,6,4.5 加法器,4.5.1 加法器的基本概念及工作原理加法器实现两个二进制数的加
3、法运算。1半加器只能进行本位加数、被加数的加法运算而不考 虑低位进位。列出半加器的真值表:,由真值表直接写出表达式:,7,2全加器能同时进行本位数和相邻低位的进位信号的加法运算。,由真值表直接写出逻辑表达式,再经代数法化简和转换得:,全加器的真值表,8,画出全加器的逻辑电路图:,9,4.5.2 多位加法器 1.串行进位加法器,4位串行进位加法器:A3A2A1A0+B3B2B1B0,从图中可以看出,串行进位加法器是将低位全加器的进 位输出端CO接到高位全加器的进位输入端CI。因此,每一 位的加法运算都必须等到低位完成加法运算以后才能进行, 这种方式称为串行进位。这种加法器的最大缺点是运算速度慢。
4、,10,2. 超前进位加法器,超前进位加法器,每位的进位只由加数和被加数决定,而 与低位的进位无关。全加器第i位的进位输入信号 (CI)i 是这两个加数第i位以前的各位状态的函数,所以第i位的进位输入信号一定能由Ai-1Ai-2 A0和Bi-1Bi-2B0唯一的确定,即(CI)i=f(Ai-1,Ai-2A0,Bi-1,Bi-2B0) 根据这个原理,就可以通过逻辑电路事先得出每一位全加器的进位输入信号,而无需再从低位开始向高位逐位传递进位信号了。 Si=f(Ai,Bi,(CI)i)=f(Ai , Ai-1A0 , Bi ,Bi-1B0)(CO)i=f(Ai,Bi,(CI)i)=f(Ai , Ai
5、-1A0 , Bi ,Bi-1B0),11,四位超前进位加法器,CI作扩展端用,例如:用2片74LS283组成8位二进制加法器,12,4.5.3 多位加法器实现组合逻辑电路。,例:将8421BCD码转换成余3码。余3码8421BCD码3(即0011)即 Y3Y2Y1Y0=DCBA+0011,逻 辑 真 值 表,13,图4-24 由74LS283构成的代码转换电路,8421BCD码,0011,余3码,14,第四章 组合逻辑电路,2、 常用组合逻辑电路,3、 组合逻辑电路应用举例,1、 组合逻辑电路的分析与设计,编码器 译码器 数据选择器 加法器 数值比较器,15,2 实现组合逻辑函数,比较可知,
6、表达式中都有最小项mi,利用数据选择器可以实现各种组合逻辑函数。,组合逻辑函数,8选1,4选1,16,例4-5 试用八选一数据选择器实现下列逻辑函数,解:将A、B、C分别从A2、A1、A0输入,作为输入变量,把Y端作为输出F。因为逻辑表达式中的各乘积项均为最小项,所以可以改写为,根据八选一数据选择器的功能,令,(1)当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时,可直接用数据选择器来实现逻辑函数。,F(A,B,C)=ABC+ABC+ABC+ABC,17,具体电路见图4-21:,图4-21 例4-5电路图,D0 = D3 =D5 =D7 =1 D1 = D2 =D4 =D6 =0 S0
7、,18,(2)当逻辑函数的变量个数大于数据选择器的地址输 入变量个数时,多余的变量从数据输入端输入。,解:将A、B接到地址输入端,C加到适当的数据输入端。 作出逻辑函数L的真值表,根据真值表画出连线图。,真值表,L=AB+BC+AC,L=AB+BC+AC=m3+m1C+m2C,例4.3.2 试用4选1数据选择器实现逻辑函数:,19,4.5 加法器,4.5.1 加法器的基本概念及工作原理加法器实现两个二进制数的加法运算。1半加器只能进行本位加数、被加数的加法运算而不考 虑低位进位。列出半加器的真值表:,由真值表直接写出表达式:,20,2全加器能同时进行本位数和相邻低位的进位信号的加法运算。,由真
8、值表直接写出逻辑表达式,再经代数法化简和转换得:,全加器的真值表,21,画出全加器的逻辑电路图:,22,4.5.2 多位加法器 1.串行进位加法器,4位串行进位加法器:A3A2A1A0+B3B2B1B0,从图中可以看出,串行进位加法器是将低位全加器的进 位输出端CO接到高位全加器的进位输入端CI。因此,每一 位的加法运算都必须等到低位完成加法运算以后才能进行, 这种方式称为串行进位。这种加法器的最大缺点是运算速度慢。,23,2. 超前进位加法器,超前进位加法器,每位的进位只由加数和被加数决定,而 与低位的进位无关。全加器第i位的进位输入信号 (CI)i 是这两个加数第i位以前的各位状态的函数,
9、所以第i位的进位输入信号一定能由Ai-1Ai-2 A0和Bi-1Bi-2B0唯一的确定,即(CI)i=f(Ai-1,Ai-2A0,Bi-1,Bi-2B0) 根据这个原理,就可以通过逻辑电路事先得出每一位全加器的进位输入信号,而无需再从低位开始向高位逐位传递进位信号了。 Si=f(Ai,Bi,(CI)i)=f(Ai , Ai-1A0 , Bi ,Bi-1B0)(CO)i=f(Ai,Bi,(CI)i)=f(Ai , Ai-1A0 , Bi ,Bi-1B0),24,四位超前进位加法器,CI作扩展端用,例如:用2片74LS283组成8位二进制加法器,25,4.5.3 多位加法器实现组合逻辑电路。,例:
10、将8421BCD码转换成余3码。余3码8421BCD码3(即0011)即 Y3Y2Y1Y0=DCBA+0011,逻 辑 真 值 表,26,图4-24 由74LS283构成的代码转换电路,8421BCD码,0011,余3码,27,作业:4.19 (指定地址信号:A2=A, A1=B, A0=C)4.23 (提示:自变量有4个:A、B、C和M,根据题意列出真值表,指定地址信号A2=A,A1=B, A0=C )4.24(提示:弄清有几个自变量,指定地址 信号: A2=S1,A1=S0, A0=A ),28,作业:4.19 (指定地址信号:A2=A, A1=B, A0=C)4.23 (提示:自变量有4
11、个:A、B、C和M,根据题意列出真值表,指定地址信号A2=A,A1=B, A0=C )4.24(提示:弄清有几个自变量,指定地址 信号: A2=S1,A1=S0, A0=A ),29,4.6 数值比较器,数值比较器比较两个位数相同的二进制数的大小,逻辑表达式,Y(AB)=AB Y(AB)=AB Y(A=B)=AB+AB,逻辑图,11位数值比较器列出真值表,30,74LS85的逻辑符号,2. 多位数值比较器74LS85,31,表4-13 74LS85的功能表,32,3. 扩展端的应用试用两片74LS85组成一个8位数值比较器,33,4.7 组合逻辑电路中的竞争冒险,竞争冒险由于延迟时间的存在,当
12、一个输入信号经过多条路径传送后又重新会合到某个门上,由于不同路径上门的级数不同,导致到达会合点的时间有先有后,从而产生瞬间的错误输出。,由于G1门的延迟时间tpd1输出端 出现了一个正向窄脉冲。,一、产生竞争冒险的原因 1. 产生“1冒险” 例:电路如图,已知输入波形,画输出波形。,解:,34,2. 产生“0冒险”,二、冒险现象的识别可采用代数法来判断一个组合电路是否存在冒险:写出组合逻辑电路的逻辑表达式,当某些逻辑变量取特定值(0或1)时,如果表达式能转换为:,则存在1冒险;,则存在0冒险。,35,例4.3.1 判断图示电路是否存在冒险,如有,指出冒险类型,画出输出波形。,解:写出逻辑表达式
13、:,若输入变量ABl,则有:,L=AC+BC,因此,该电路存在0冒险。 画出ABl 时L的波形。,36,例4.3.2 判断函数是否存在冒险:,解:如果令AC0,则有:,因此,该电路存在l冒险。,三、冒险现象的消除方法 1修改逻辑设计 (1)增加冗余项 在例4.3.1的电路中,存在冒险现象。如在其表达式中增加乘积项AB,使其变为:,则在原来产生冒险的条件AB1时,L=1,不会产生冒险。,37,(2)变换逻辑式,消去互补变量 例4.5.2的逻辑式,存在1冒险现象。如将其变换为:,则在原来产生冒险的条件AC0时,L=0,不会产生冒险。,2增加选通信号 在电路中增加一个选通脉冲,接到可能产生冒险的门电
14、路的输入端。当输入信号转换完成,进入稳态后,才引入选通脉冲,将门打开。这样,输出就不会出现冒险脉冲。,38,3增加输出滤波电容在可能产生冒险的门电路输出端并接一个滤波电容(一般为420pF),利用电容两端的电压不能突变的特性,使输出波形上升沿和下降沿都变得比较缓慢,从而起到消除冒险现象的作用。,39,本章小结,1组合逻辑电路的特点; 功能特点:电路任一时刻的输出状态只决定于该时刻各输入 状态的组合,而与电路的原状态无关;结构特点:组合电路就是由门电路组合而成,电路中没有记忆单元,没有反馈通路。 2组合逻辑电路的分析方法和设计方法;分析:给定电路,弄清其功能;电路(逻辑图)逻辑表达式真值表弄清功
15、能。设计:给定功能要求,画出满足功能要求的电路;功能要求真值表表达式电路。,3. 常用的组合逻辑电路。 编码器、译码器、数据选择器、加法器:功能、电路、工作原理,40,和应用。 能熟练掌握四种电路的功能:编码器:将特定对象表示成代码。输入是对象(变量),输出是代码。译码器:将代码的含义翻译出来。输入是代码,输出是代码表示的含义。数据选择器:从多路数据中选择一路输出。入多出一,用地址信号选择。加法器:实现两个二进制数加法运算。输入加数、被加数,输出和、进位。MSI:译码器74HC138;显示译码器7448;数据选择器74LS151. 会用译码器+门电路实现多输出组合逻辑函数;会用数据选择器实现组合逻辑函数。,