12组合逻辑电路.ppt

1、,第十二章 组合逻辑电路,电子技术,GSQ,第十二章 组合逻辑电路,12.1 组合电路的分析与设计,12.2 常用组合逻辑电路,概述,逻辑电路,组合 逻辑电路,时序 逻辑电路,特点：输出只取决于当前的输入。,组成：门电路，不存在记忆元件。,特点：输出取决于当前的输入和原来的状态。,组成：组合电路、记忆元件。,#,HOME,给定 逻辑图,得到 逻辑功能,分析,12.2 组合电路的分析与设计,一、组合电路的分析,1. 由给定的逻辑图写出输出端的逻辑表达式。,分析步骤：,2. 化简逻辑表达式。,3. 写出真值表（有时可略）。,4. 确定逻辑功能。,#,HOME,例1：分析下图的逻辑功能。,同或门,功

2、能：,当两个变量取值相同时，函数为 1，取值不同时函数为 0。,#,HOME,12.2,例2：分析下图的逻辑功能。,异或门,功能：,两变量相同时，F为“0”， 两变量相异时，F为“1”,#,HOME,12.2,例3：分析下图的逻辑功能。,特点： M=1时选通A路信号；M=0时选通B路信号。,信号选通电路,#,HOME,12.2,设计：,给定 逻辑功能,画出 逻辑图,设计,二、组合电路的设计,1. 首先指明变量取“0”“1”的含义。,设计步骤：,2. 根据给定的逻辑要求，列出真值表。,3. 用卡诺图化简写出最简表达式。,4. 根据最简逻辑表达式画出逻辑电路。,#,HOME,12.2,例：设计三人

3、表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。,1. 首先指明变量取“0”“1”的含义。,A、B、C 按下时为“1”，不按时为“0”。输出是F，多数赞成时是“1”，否则是“0”。,HOME,列 出真值表,3. 用卡诺图写出最简表达式,BC,AB,AC,12.2,4. 根据逻辑表达式画出逻辑图。,A,B,C,F,HOME,需要三个与门，一个或门,AB,BC,CA,12.2,要求用与非门设计电路,HOME,将与或式转变为与非式：,12.2,一、 编码器,1.二进制编码器,二进制编码器的作用：将一系列信号状态转换成二进制代码。,H

4、OME,12.3 常用组合逻辑电路,12.3,所谓编码就是赋予选定的一系列二进制代码以固定的含义。,n 位二进制代码有2n种不同的组合，可以表示2n个信号。,8个信号,3位二进制数,例如 8 线-3 线编码器,2. 二 十进制编码器,二-十进制编码器的作用：将十个状态（对应于十进制的十个代码）编制成BCD码。,十个输入,四位,设输入低电平有效，则真值表如下：,HOME,输入十个状态,二进制代码,按此表达式设计一键控8421编码器,10个按键分别是0 9作为输入，四位二进制码作为输出。,二- 十进制编码器简化真值表,#,HOME,0,1,2,3,4,5,6,7,8,9,0 0 0 1,#,HOM

5、E,二、 译码器,1. 二进制译码器,二进制译码器的作用：将n 种输入的组合译成2n 种电路状态。也叫n-2n 线译码器。,译码是编码的逆过程，即将某二进制翻译成电路的某种状态。,二进制代码,一组高低电平信号,#,HOME,例：用与非门设计2-4线译码器。,“”表示低 电平有效。,真值表,#,HOME,2-4线译码器74LS139的内部线路,74LS139的功能表,“”表示低电平有效,#,74LS139管脚图,#,HOME,2. 显示译码器,二-十 进制编码,显示译码器,显示器件,在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。,显示器件：常用的是七段显示器件

6、。,#,HOME,a,b,c,d,f,g,a b c d e f g,1 1 1 1 1 1 0,0 1 1 0 0 0 0,1 1 0 1 1 0 1,e,七段显示器件的工作原理：,#,HOME,真值表,Fa,同样，可求出FbFg,#,HOME,74LS48与七段显示器件的连接：,三、加法器,例：A=1101, B=1001， 计算A+B。,加法运算的基本规则：,(1) 逢二进一。,(2) 最低位是两个数最低位的叠加，不需考虑进位。,(3) 其余各位都是三个数相加，包括加数、被加数和低位来的进位。,(4) 任何位相加都产生两个结果：本位和、向高位的进位。,用半加器实现,用全加器实现,#,HO

7、ME,1. 半加器,半加运算不考虑从低位来的进位。设： A-加数；B-被加数；S-本位和；C-进位。,真值表,#,HOME,逻辑图,2. 全加器：,an-加数；bn-被加数；cn-1-低位的进位；sn-本位和；cn-进位。,真值表,#,HOME,逻辑符号,#,HOME,2. 全加器：,全加器SN74LS183的管脚图,#,HOME,中规模组件的作用： 实现专门的逻辑功能； 通过适当的连接，可实现一般的逻辑功能。,用中规模组件设计逻辑电路的优点：可以减少连线、提高可靠性。,其他中规模的组件，如比较器、数据选择器等等不再一一介绍。,#,HOME,第十二章 结束,电子技术,数字电路部分,11-12 CMOS电路如图所示，已知输入信号的波形，试写出输出信号 F 的波形。,A,F,F,A,B,HOME,#,11-12 CMOS电路如图所示，已知输入信号的波形，试写出输出信号 F 的波形。,A,F,A,B,C,B,F,#,HOME,F = AB,F =A+B,F = A,F = AB,F =A+B,F = AB+CD,= AB,+AB,= AB+AB,与 门,或 门,非 门,与非门,或非门,与或非门,异或门,同或门,常 用 的 门,三态门,HOME,复习,11.2,#,