1、1交 通 信 号 控 制 器摘要：由 适 当 的 振 荡 器 产 生 一 稳 定 的 时 钟 脉 冲 ， 对 它 进 行 分 频 后 ， 得 到 周 期 为 一 秒 的 时钟 脉 冲 。 因 而 ， 再 采 用 适 当 的 分 频 器 或 计 数 器 ， 将 周 期 为 一 秒 的 频 率 信 号 转 换 成 我 们 所需 要 的 频 率 信 号 P、 S、 L 信 号 。 P、 S、 L 信 号 的 周 期 依 次 是 5 秒 、 40 秒 、 60 秒 。P、 S、 L 信 号 是 否 向 主 控 器 传 输 由 主 控 器 所 处 的 状 态 决 定 。 这 里 我 们 所 用 的 主
2、控 器 是 由两 个 JK 触 发 器 组 成 的 。 然 后 主 控 器 根 据 接 受 的 信 号 及 自 身 所 处 的 状 态 去 开 启 或 者 关 闭 红 、绿 、 黄 三 色 灯 。关 键 词 ： CP 脉 冲 、 分 频 器 、 JK 触 发 器 、 主 控 器 、 与 非 门 、 控 制 门the controller of traffic signalAbstract: Use a right oscillator to get a stable clock pulse, and after divide the frequency, we can get a click
3、pulse whose period is one second. Consequently a process called frequency divider or counter is used, in which the signal frequency is converted to a constant frequency which we needed, the signal “P” “S” and “L”. The signal of Ps period is five second, the signal of Ss period is forty second, and t
4、he Ls period is sixty second. Whether the signal of L, S and P transport to the master-controller is decided by the state of the master-controller. And the is made of two j-K flip-flops, which we used here. Finally, on the basis of the signal and the state of itself the master-controller open or clo
5、se the red lamp, the green lamp and the yellow lamp.key words: clock pulse, frequency divider, J-K flip-flop, master-controller,2AND and NOT gate, control gate,counter1.引言1.1 研 究 背 景十 字 路 口 的 红 绿 灯 指 挥 着 行 人 和 车 辆 的 安 全 运 行 。 实 现 红 绿 灯 的 自 动 指 挥 是 城 市 交通 管 理 自 动 化 的 重 要 课 题 。 虽 然 大 中 城 市 中 已 经 实 现 了
6、 应 用 计 算 机 自 动 控 制 交 通 信 号 灯 ，使 交 通 管 理 的 面 貌 焕 然 一 新 ， 给 人 们 的 生 活 带 来 了 很 大 的 便 利 。 但 是 社 会 是 发 展 的 ， 科学 技 术 是 进 步 的 ， 特 别 是 在 当 今 信 息 科 技 化 的 社 会 里 ， 更 要 求 我 们 从 生 产 的 角 度 、 经 济性 的 原 理 ， 去 完 善 、 研 制 实 用 型 的 新 产 品 。1.2 研 究 目 的通 过 对 本 课 题 的 设 计 与 实 验 调 试 ， 在 巩 固 和 加 深 本 课 程 知 识 的 同 时 ， 培 养 对 电 子 电路
7、 的 实 际 操 作 能 力 ， 掌 握 简 单 实 用 电 路 的 分 析 方 法 与 设 计 思 路 。 培 养 良 好 的 查 阅 工 具 书 、参 考 文 献 习 惯 。 在 生 产 工 作 中 的 运 用 生 产 的 观 点 、 经 济 性 的 原 理 进 行 思 考 问 题 。1.3 研 究 思 路在 全 面 了 解 实 际 要 求 与 设 计 任 务 的 前 提 下 ， 对 交 通 信 号 控 制 电 路 进 行 整 体 分 析 ， 然后 将 其 结 构 模 块 化 ， 按 设 计 要 求 对 各 单 元 电 路 时 钟 信 号 发 生 器 、 计 时 器 、 主 控 器 、信
8、号 灯 译 码 驱 动 电 路 的 工 作 原 理 及 工 作 过 程 进 行 详 细 的 分 析 、 设 计 。 最 后 组 装 成 符 合 设计 要 求 的 整 体 电 路 ， 完 成 设 计 任 务 。2 交 通 信 号 灯 控 制 电 路 的 设 计有一主干道和支干道的十字路口如图（1）所示。每边都安装有红、绿、黄三色灯，指挥着车辆的通行与停止。红灯表示禁止车辆通行，绿灯表示可以通行，在绿灯变红灯时要求黄灯先亮几秒，以便让停车线以外的车辆停止运行。3图（1）十字路口图2.1 设计任务与要求（1）用红、绿、黄三色发光二极管做信号灯，设计制作一交通信号灯控制器；（2）主干道通行时间亮绿灯，
9、时间 60 秒，此时支干道亮红灯。支干道通行时亮绿灯，时间为 40 秒，此时主干道亮红灯；（3）每次由绿灯便红灯的转换过程中要先亮时间为 5 秒的黄灯作为过渡；（4）重点要求设计出主控器、计时器、译码器和时钟信号发生器，并搭接实际电路、进行调试，实现整体控制电路的要求。2.2 控制电路的工作原理2.2.1 控制电路的组成要实现上述交叉路口信号灯的自动控制,要求控制电路由以下几个部分组成:时钟信号发生器:按设计要求产生稳定的“秒”脉冲信号，确保整个电路装置同步工作和实现计时、定时控制；记时器：按设计要求首先得到“秒”脉冲信号。要得到 5 秒、40 秒、60 秒的频率信号，先对秒信号进行五分频，得
10、到 5 秒的时钟脉冲信号，再对 5 秒的脉冲信号分别进行八分频和十二分频可依次得到 40 秒和 60 秒的时钟脉冲信号，完成定时任务，向主控器发出相应的定时信号，控制主、支干道通车时间和绿灯变红灯的切换时间；主控制器：根据分频器送来的信号，保持或改变电路的状态，以实现对主、支干道车辆运行状态的控制；译码驱动电路：依主控制器所处的状态进行译码，驱动相应的信号灯，指挥主、支干道行人和车辆通行；2.2.2 整体框架图4图（2）整体方框图2.2.3 十字路口车辆运行状态表表1 车辆运行状态表状态 主干道 支干道 时间 说明1234绿灯黄灯红灯红灯红灯红灯绿灯黄灯605405主干道通行，支干道不通行主干
11、道停车，支干道不通行主干道不通行，支干道通行主干道不通行，支干道停车2.2.4 工作过程简介按照十字路口车辆运行的四种状态，主控制器电路也有应该有四种状态。设主控制器处于“状态 1”表示主干道通行，译码驱动电路使“主绿灯”和“支红灯”亮。待亮“主绿灯”时间过，转入“状态 2”，译码电路使“主黄灯”和“支红灯”亮，保证在支干道通行前主干道的车辆停止运行。待规定的黄灯切换时间过，计时器向主控制器发出信号，使其转入“状态 3”，使“主红灯”和“支绿灯”亮，表明支干道车辆可以通行。待亮“支绿灯”时间过，转入“状态 4”，译码电路使“主红灯”和“支黄灯”亮，保证在主干道通行前支干道的车辆停止运行。四种状
12、态依同样的顺序不断的转换，保证主、支干道按规定的时间交替通行。2.3 各单元电路设计 2.3.1 主控制电路的设计主、支干道红、绿、黄灯的四种可能情况：（1） 主绿灯和支红灯亮主干道通行；（2） 主黄灯和支红灯亮主干道停车；（3） 主红灯和支红绿亮支干道通行；5（4） 主红灯和支红灯亮支干道停车；2.3.1.1 状态转换图按照设计要求，我们从主绿灯、支红灯亮时开始记时，在未过 60 秒的时间过程中保持主绿灯、支红灯亮的状态。60 秒后转为主黄灯、支红灯亮的状态。在未过 5 秒的时间过程中保持主黄灯、支红灯亮的状态。5 秒后转为主红灯、支绿灯亮的状态。在未过40 秒的时间过程中保持主红灯、支绿亮
13、的状态。40 秒转为主红灯、支黄灯亮的状态。在未过 5 秒的时间过程中保持主红灯、支黄灯亮的状态。5 秒后转为主绿灯、支红灯亮的状态。然后依此顺序不断的循环转换。其状态图如图（3）所示:图（3） 状态图若设主绿灯过 60 秒为 L=1，未过 60 秒为 L=0； 支绿灯过 40 秒为 S=1，未过 40 秒为 S=0；黄灯过 5 秒为 P=1， 未过 5 秒为 P=0； 主干道通行状态为 S0，主干道停车状态为 S1；支干道通行状态为 S2，支干道停车状态为 S3；则其状态转换图可画成：图（4）状态转换图2.3.1.2 选择触发器的数目进行状态分配由上可知状态数 N=4，选用触发器个数 n 满
14、足 2 N=4 ；所以 n=2；若选用 JK 触发器，两触发器的状态输出为：S=Q 2Q16令 S 0=00，S 1=01，S 2=11，S 3=10；2.3.1.3 列状态转换表，求状态方程状态转换表：表2 状态转换表L S P Q2n Q1n Q2n+1 Q1n+10 0 0 0 01 0 0 0 1 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 O 1 0 1 0 1 1 0 0 0注：表中 x 表示任意状态由状态转换表可的其状态方程为： nnnnnn QPQPQP 212112121212 SLSL12.3.1.4 求驱动方程，画逻辑电路图由 JK 触
15、发器特性方程为： nnKJ1所以两触发器的驱动方程为： PQPnn1212， SLJ，这样我们可以画出主控制电路的逻辑图，如图（5）所示：7图（5）主控制电路逻辑图其中两个 JK 触发器可选用一块双 JK 触发器 74LS112 集成块。其引脚图如图（6）所示：图（6）74LS112 引脚图2.3.2 P、S 、L 信号的产生与分频器（计数器）的选用按设计要求，要得到 60 秒的 S 信号、40 秒的 L 信号和 5 秒的 P 信号。可先对时钟周期为一秒的“秒”信号进行五分频，得到 5 秒的时钟脉冲信号 P，再对 5 秒的脉冲信号分别进行八分频和十二分频可得到 40 秒的时钟脉冲信号 L 和
16、60 秒的时钟脉冲信号S。2.3.2.1 P 信号的产生与五分频器的选用在这里我们选用异步十进制加法器构成的五进制计数器，实现五进制计数，达到五分频的目的。首先，我们来了解异步十进制加法器 74LS290 的结构与工作原理。74LS290 的逻辑图如图（7）所示：8图（7） 74LS290 的逻辑图逻辑功能分析1、异步置 0由图可以看出，当两异步置零端 Rd1、Rd2 全为高电平，而异步置 9 输入端 S9(1)、S9(2)中有低电平时，通过与非门 G1 使各触发器的 端获得一个低电平信号，各触发器Rd均被置 0，从而实现异步置 0 功能。2、异步置 9当两个异步置 9 输入端 S9(1)、S
17、 9(2)全为高电平，而异步置 0 输入端 Rd1、Rd2 中有低电平时，与非门 G2 输出的低电平分别加到 F0 和 F3 的 端、F1、F2 的 端，使触SRd发器输出为 1001，几实现置 9 的功能。 3、计数当 Rd1、Rd2 和 S9(1)、S 9(2)输入中有低电平时，使与非门 G1、G2 的输出全为高电平，各触发器则执行 JK 触发器的逻辑功能，电路可按不同的方式实现二五十进制加法计数。4、功能表：表3 74LS290 功能表复位输入 输出Rd1 Rd2 S9(1) S9(2) QD QC QB QAH H L X L L L LH H X L L L L LX L H H H
18、 L L HL X H H H L L HX L X L 计数L X L X 计数74LS290 的管脚分布如图（8）所示：图（9）74LS290 的管脚图如果计数脉冲从 CP1 端输入，从 QD 端输出，则构成五进制加法器，实现五进制计9数，达到五分频的目的。其构成五进制计数器（五分频器）时的连接图如图（11）所示：图（11）74LS290 构成五进制计数器的连接图即由振荡器产生的“秒”信号经集成块 74LS290 后，由 8 脚 QD 输出周期为 5 秒的频率信号，达到五分频的目的。该频率信号一方面可做八分频器和十二分频器的始终时钟脉冲；另一方面作为向主控器提供的周期为 5 秒的频率信号
19、P。按设计要求频率信号P 是否向主控器传送，何时向主控器传送由主控器所处状态决定。只有主控器状态在S1=Q1Q2=01 或 S3=Q1Q2=10 时才向主控器传送 P 信号。即当 时，控制门 g12Q打开，同时使得控制门 20 打开，于是向主控器传送 P 信号。P 信号的产生逻辑图如 图（12）所示 ：图（12）P 信号产生的逻辑图2.3.2.2 S 信号的产生与八分频器的选用由集成块 74LS290 的 8 脚 QD 输出的 5 秒的频率信号经八分频后可得到周期为 40秒的频率信号。在这里我们选用四位二进制同步加法器 74LS161 构成八进制计数器，实现八进制计数，达到八分频的目的。首先，
20、我们来了解一下 74LS161 的结构与工作原理。74LS161 的管脚分布如图（13）所示：图（13）74LS161 的管脚图1、引脚说明10:异步清零端，低电平有效。即该端为低电平时，计数器内部的四个触发器清零。他Rd的作用不受 CP 脉冲的影响。CP：时钟脉冲输入端，上升沿有效。CCO：动态进位输出端。用来做 n 位级联用。高电平有效，即通常处于低电平，出现进位信号时为高电平，进位信号为正脉冲。：同步预置控制端。低电平有效，即该端为低电平时可以通过输入数据LdA、B、C、D 对计数器的输入状态进行预置。该端通常是高电平。A、B、C 、D：输入数据端预置时，向各输入数据端输入数据，就可以使
21、相应的输出端QA、QB、QC、QD 的状态为输入端的数据。QA、QB、QC、QD：计数器状态输出端。QD 为最高位，QA 为最低位。QD 可做十六分频输出端，QC 可做八分频输出端，QB 可做四分频输出端，QA 可做二分频输出端。ET、EP：使能端。在计数过程中使能端必须均为高电平，一旦其中一个使能端 T 或 P为低电平时，计数器禁止读数，计数器保持禁止之前的读数。2、74LS161 功能表：表4 74LS161 功能表输入控制端ET EP CPRdL功能 输出L X X X X 异步清零 L L L LH L X X 同步预置 A B C DH H H H 计数H H L X X 禁止计数
22、保持原有状态H H X L X 禁止计数 保持原有状态说明：H：高电平；L： 低电平；X：高低电均可； ：上升沿有效；3、构成八进制计数器由 74LS161 的功能分析可知，可以通过置数法将该计数器设制成八进制计数器。即当 A、B 、C 、 D 四输入数据预置端接地，ET、EP 接高电位，由 2 脚输入 5 秒信号。计数器从 QDQCQBQA=0000 状态开始计数，经过 7 个计数脉冲后变成 QDQCQBQA=0111状态，即 QC、QB、QA 均为高电平时，通过反相器 21 及与非门 i、j 输出低电平信号给预置控制端 ，使计数器处于预置数工作状态，待第八个计数脉冲到来时，预置LdABCD
23、=0000，使计数器复位，构成八进制计数器。其连接图如图（14）所示：11图（14）74LS161 构成八进制计数器的连接图即 5 秒的 CP 脉冲经集成块 74LS161 后，当 QC、QB、QA 均为高电平时，通过反相器 21、22 及与非门 i、j 输出低电平信号给输出周期为 40 秒的频率信号。该频率信号是否向主控器传送同样受主控器所处状态决定。当主控器状态 S2=Q1Q211 时，控制门C 打开，同时使得控制门 16 打开，向主控器传输 S 信号。S 信号的产生逻辑图如图（15）所示 ： 图（15） S 信号产生的逻辑图2.3.2.3 L 信号的产生与十二分频器的选用同理，由集成块
24、74LS290 的 8 脚 QD 输出的 5 秒的频率信号，经十二分频后可得到周期为 60 秒的频率信号。在这里我们选用分频器 74LS92 构成十二分频器，实现十二进制计数的目的。首先，我们来了解一下 74LS92 的结构与工作原理。74LS92 的管脚分布如图（16）所示：图（16） 74LS92 引脚图1、引脚说明CPA：由 QA 输出时的二分频器时钟输入端和十二分频器时钟输入端。CPB：六分频器时钟输入端；在进行十二分频时，QA 与 CPB 相连。QA、QB、QC、QD：分频输出端。在进行十二分频时，QA 与 CPB 相连，QA、QB、QC、QD 的输出状态为十二分频计数，且时钟脉冲由
25、 CPA 端输入。在12进行六分频时，QA、QB、QC、QD 的输出状态为六分频计数，且时钟脉冲由CPB 端输入。R1、R2：异步清零端，高电平有效，即该两端同时为高电平时分频器清零。否则不能清零。NC：空脚。2、功能表表5 74LS92 的功能表输出计数QD QC QB QA0 L L L L1 L L L H2 L L H L3 L L H H4 L H L L5 L H L H6 H L L L7 H L L H8 H L H L9 H L H H10 H H L L11 H H L H12 L L L L注：H 表示高电平，L 表示低电平3、逻辑图图（17）74LS92 的逻辑图则 5
26、 秒的 CP 脉冲经集成块 74LS92 的 14 脚输入后，当 QD、QB 、QA 均为高电平时，通过反相器 23、24 及与非门 k、l 输出周期为 60 秒的频率信号，达到十二分频的目的。受主控器所处状态控制，当主控器状态 S2=Q1Q200 时，控制门 f 打开，同时使得控制门 17 打开，向主控器传输 L 信号。L 信号的产生逻辑图如 图（18）所示 ：13图（18）74LS92 引脚图2.3.3 控制信号灯的译码器电路由前面的分析可知：主控制器的四种状态分别控制主、支干道红、黄、绿灯的亮与灭。令灯亮为“1” ，灯灭为“0” ，则译码电路的真值表如表5 所示：表6 译码电路真值表控制
27、器状态 主 干 道 支 干 道Q2 Q1 红灯 R 黄灯 Y 绿灯 G 红灯 r 黄灯 y 绿灯 g0 0 0 0 1 1 0 00 1 0 1 0 1 0 01 1 1 0 0 0 0 11 0 1 0 0 0 1 0从真值表可以写出各灯的逻辑表达式： 12122122 QgyQr GYR， ，译码电路的逻辑图：14图（19）译码电路的逻辑图2.3.4“秒”脉冲信号发生器这里我们用三个反相器首尾相连组成的简单环形多谐振荡器及附加一 RC 延迟网络，构成 RC 环形多谐振荡器，电路如图（20）所示。它是利用门电路固有的延迟时间而形成振荡的。而且这种电路增大了门 2 的传输延迟时间（RC 网络的
28、延迟时间与门 2 延迟时间之和） ，有助于获得较低的振荡频率。通常，RC 电路延迟时间远大于门电路的传输时间，因此，振荡频率也就主要取决于 RC 电路的延迟时间，即 f0= 1/(3 5)RC，T=1/f 0=1/(3 5)RC。其中 R为限流电阻。图（20）信号发生器逻辑图其工作过程是：当 V1 由高电平跳变到低电平时， V2 由低变高。由于电容 C 上的电压不能突变，V 3 电平也会随 V1 产生负突变，从而使 V4 由低电平变成高电平。但 V2 的高电平经电阻 R 向电容充电，使 V3 逐渐升高，当 V3 升到阀值电压 VT 时，门 3 开始翻转，V 4 由高变低。因为 V4 和 V1
29、相连，所以 V1 由低变高。这是，虽然 V2 由高变低，可 V3 又通过电容 C 随 V3 发生正跳变，使 V4 变成低电平。但电容 C 上的电荷通过电阻R 向门 2 的饱和输出管放电，使 V3 逐渐变低，直到下降到阀值电压 VT，使 V4 再回到高电平。这样周而复始的充放电，使出端产生脉冲振荡波形。波形图如图（21）所示。图（21）信号波形图故当 R=1K，C=100uF 时，适当调节 R 的阻值就可以得到周期为 1 秒的时钟脉冲。2.4 整体电路图（附后：图（21） ）2.5 电路调试步骤与方法2.5.1 在实验箱上搭接电路接各单元电路的设计方案搭接主控制器、计时器、译码电路和秒脉冲信号发
30、生器。2.5.2 分机调试调试秒脉冲发生器。选用简单 TTL 环行振荡电路，形成振荡器。检测 P、S、L 信号是否符合 5 秒、40 秒 60 秒频率要求，能否按要求向主控器传输信号。调试译码电路时，用六只发光二极管作为 R、Y、G、r、y、g 六只灯，看六只发光二极管是否按要求15发光。各单元电路均能按要求正常工作以后，即可进行总机调试。2.6 所用的元器件74LS112 一块、74LS161 一块、74LS290 一块、74LS92 一块、74LS03 四块、74LS00 三块、74LS08 一块、1K 欧左右可调电阻一个、100 欧电阻一个、100uF 电容一个、发光二极管六个、导线若干
31、。说明：al 用两输入四与非门 74LS00 实现，124 用反相器 74LS04 实现。用与门 74LS08 实现。附：引脚图 图（22）74LS00 引脚图 图（23）74LS04 引脚图 图（24）74LS08 引脚图3.总结虽然这只是一个简单的小型电路设计，但是通过对整体电路的设计及其涉及到的各种单元电路及元器件的工作原理、组成构造的分析，很大程度上提高了我对该课程的理论水平及实践操作能力，基本上掌握了此类设计基本思路与步骤。在完成该课题设计的过程中，深入复习书本知识，广泛参阅相关书籍，虚心向老师、同学请教，不断修改设计过程中出现的错误，使得本设计一步步趋于完善。下面是本人在完成设计过
32、程中的几点体会：1、 一般来说，整体电路是由完成相应功能的多个单元电路组成的，即可将整体电路模块化；2、 正确设计出各单元是至关重要的，只有各单元电路正确无误，才能保证整体电路按要求工作；3、 设计过程中，能达到某一设计目的的方法也许有很多种，但我们要从生产、经济的角度去选择恰当的方法；4、 选择合适的元器件，以最大限度的简化电路。16图（21）整体电路图17致谢在完成这篇课题设计的过程中，指导老师胡惟文老师不辞劳苦，不厌其烦的对我耐心指导和精心点拨。特别是在计定时器的设计与选用过程中，胡老师建议用逐步分频的方法得到相应的计数器，起到了简化电路、精简仪器的效果；根据实际用几个与非门代替异或门，
33、以减少所选取的元件种类，达到生产实用、经济性的原理。同时也使我明白：无论是学习生活中，还是工作生产中，只要肯动脑筋，想方法，达到目的的途径有很多条，找到简洁有效的途径正是我们学习、思考的原因所在。在此，我谨向胡惟文老师表示衷心的感谢！同时，我还得感谢数字电子技术的任课老师付祖清老师。付老师在授课过程中尽职尽责，讲解知识精心独到，使我能够在此基础上运用所学的知识顺利的完成该课题设计。在绘制电路原理图时，感谢刘波同学的鼎立支持和帮助。由于本人水平有限及在仓促的时间里完成该课题设计，其中难免出现漏洞和错误，敬请各位领导、老师批评指出！参考文献：1鬲淑芳主编.数字电子技术基础M.陕西:陕西师范大学出版
34、社,1995 年 2 月2梁延贵主编.计数器 分频器 锁存器 寄存器 驱动器分册M.北京:科学技术文献出版社,2002 年 2 月3任为民主编.电子技术基础课程设计指导M.北京:中央广播电视大学出版社,1986 年 3月4卢结成,陈力生 ,田红民等编.电子电路实验几应用课题设计M.合肥:中国科技大学出版社,2002 年 3 月5杨福生.电路逻辑分析与设计M.北京: 人民教育出版社,1981 年 10 月6 A.D 弗莱德曼 .数字系统逻辑设计. 北京:北京邮电出版社 .1982 年 3 月7Susan A.R Garrod,Robort J.Borns.Digital Logic-Analysiy,Application&Design M.Holt Rinehart and Winston,Inc,1991
