收藏 分享(赏)

组成原理第三章习题.doc

上传人:tkhy51908 文档编号:6995129 上传时间:2019-04-29 格式:DOC 页数:9 大小:69KB
下载 相关 举报
组成原理第三章习题.doc_第1页
第1页 / 共9页
组成原理第三章习题.doc_第2页
第2页 / 共9页
组成原理第三章习题.doc_第3页
第3页 / 共9页
组成原理第三章习题.doc_第4页
第4页 / 共9页
组成原理第三章习题.doc_第5页
第5页 / 共9页
点击查看更多>>
资源描述

1、计算机组成原理第三章作业1、选择题:1、下面有关交叉存储器的说法中,哪个是错误的。( )A.交叉存储器实质上是一种模块式存储器,它能并行执行多个独立的读写操作。B.交叉存 储器的每个模块的体选信号通常是由地址总线的高位通过译码产生的。C.交叉存储器的每个模块都有自己的MAR和MDR。2、下面有关CPU的叙述中,哪一个是正确的:( )A.RISC的特点包括: CPU寄存器数量多,采用流水线技术,指令长度固定, 访问主存只有取数/存数指令和主要用硬布线控制逻辑等。B.硬布 线逻辑控制器为每条指令按时间顺序提供相应的控制信号,而且比微程序控制器的执行速度快,内部结构较规整,易 扩充修改。C.微指令格

2、式中的控制字段,只能够选用直接控制法、字段直接控制法、字段间接编码法之中的一种。D.微指令格式中的下址字段,与指令格式中的地址字段一样,指出了操作数的地址信息。3、目前我们所说的个人台式商用机属于( )A 巨型机 B 中型机 C 小型机 D 微型机4、1010AH是( )A 一个二进制数 B 一个十六进制 C一个十进制数 D 一个错误的数据6、以硬布线方式构成的控制器也叫( )A 组合逻辑控制器 B 微程序控制器 C 存储逻辑控制器 D 运算器7、虚拟存储器可以分为( )A 页式.段式.页段式 B 页式.段页式C 页式.段式 D 页式.段式.段页式8、DMA是在( )之间建立的直接数据通路。A

3、 CPU与外设 B 主存与外设C 外设与外设 D CPU与主存9、CPU 的芯片中的芯线属于( )A 内部 B 属部C 系统 D 极设10、高速缓冲存储器chach一般采取( )A 随机存储方式 B 顺序存储方式C 顺序存取方式 D 制度码方式11、在不同速度的设备之间传送数据( )A 必须采用同步控制方式 B 必须采用异步控制方式C 可用同步也可异步 D 必须采用应答方式12、在大量的数据传送中常用的有效校验是( )A 偶校验 B奇校验C CRC校验 D海明码校验13、计算机能直接认识、理解和执行的程序是( )A. 汇编语言程序 B. 源程序 C. 高级语言程序 D. 机器语言程序14、计算

4、机的字长越长,一个字的能表示的数据精度越高;在完成同样精度的运算时,则处理速度( )。A. 不变 B. 越低 C. 不一定 D.越高15、外存储器和内存储器相比,其特点是( )。A.存储容量大、存取速度快、断电不丢失信息B.存储 容量大、断 电不丢失信息、信息无需调入内存即可被 CPU访问C.存储容量大、存取速度慢、断电不丢失信息D.存储容量大、断电丢失信息、信息需调入内存即可被CPU访问16、CPU 对存储器完成一次读写操作所需要的时间为一个( )。A. 指令周期 B. 时钟周期 C. 总线周期17、8086工作在最小模式下,当M/IO =0 RD=0 ,WR=1时,CPU完成的操作是( )

5、。A. 存储器读 B. I/O 读 C. 存储器写 D. I/O写18、若256K的SRAM具有8条数据线,则它具有( ) 条地址线。A.10 B.18 C. 16 D. 1719、微机的控制总线提供( )A.数据信息流; B存 储器和I/O设备的地址码;C所有 I/O设备的控制信号; D所有存储器和I/O接口的控制信号20、 微机的地址总线控制功能是( )A用于 选择 存储器单元; B 用于选择进行信息传输的设备;C. 用于传送要访问的存储器单元或I/O端口的地址; D 用于选择I/O 端口21、存储器是计算机系统中的记忆部件,它主要用来( )A.仅存放数据; B存放数据和程序; C 仅存放

6、程序; D存放微程序。22、采用( )方式时,两台微机可同时进行双向数据传送。A. 异步 B. 全双工 C. 同步 D. 单工23、 某主存储器按字节编址,地址线数目为16, 这个存储器的容量为 ( ) .A 16K16位 B 32K8位、 C 64K 8位24、采用DMA 方式传送数据 时,每传送一个数据就要占用( )的时间。A一个指令周期 B一个存储周期 C 一个机器周期25、Cache是 ( )A主存的一部分 B.为扩大存储容量而设置的C.为提高存储系统的速度而设置的26.、操作控制器的功能是 ( )。A产生操作控制信号,以解 释并执行指令B、产生时序信号 C对指令泽码27、中断响应时,

7、保存PC并更新PC的内容,主要是为了 .A提高 处 理机的速度B能进入中断处理程字并能正确返回原程序C便于 编 制中断处理程序28、计算机辅助设计是指( )。ACAD BCAI CCAT29、某机字长32位,内存容量为4MB,若按字节编址,其寻址范围为( ) A04M B。016M C 032M30、在磁盘存储器中,与转速无关的技术指标是( )。A.存储密度 B平均等待时间 C 数据 传输率31、设指令中的形式地址为以相对寻址时,操作数的有效地址E .A.(D) B(PC) D C( R) D32、计算机中,执行部件接控制部件的命令所作的不可再分的操作称为 .A微命令 B微操作 C操作33、C

8、PU 与cache 之间的数据交换是以( )A、字节 B、块 C、字34、cache与主存之间的数据交换是以( )A、字节 B、块 C、字35、cache简称()A、高速缓冲存储器 B、只读存储器 C、随机存储器36、存储器是计算机系统中的记忆部件,它主要用来( )A.仅存放数据; B存放数据和程序; C仅 存放程序; D存放微程序。37、若256K的SRAM具有8条数据线,则它具有( )条地址线。A.10 B.18 C. 16 D. 1738 掉电以后,存储的信息仍然 还能保持的是( )。 A只读存储器 B动态随机存储器 C 静态随机存储器 D高速缓冲存储器 39 台微型计算机内存为16MB

9、,是指( )。 A RAM所能容 纳的字节数 B ROM所能容纳的字节数 C硬盘所能容纳的字节数 D RAM和ROM 所容 纳的总字节数 40 下列关于Cache 的说 法,不正确的是 ( )。 A我们通常说的Cache 主要是 为了解决内存与CPU之间速度的不匹配 B CPU先访内存中的数据,找不到 时再访问Cache C Cache 与内存相比:容量小、速度快、成本高 D “CPU先 访问Cache 中的数据,找不到时再访问内存 41、目前SRAM都采用( )A、双译码方式 B、单译码方式C、混合译码方式 D、上述都不正确42、DRAM存 储器的中文含义是( )A.静态随机存储器 B.动态

10、只读存储器 C.静态只读存储器 D.动态随机存储器 43、在下列储存器中,访问速度最快的是( )A.硬盘存储器 B.软盘存储器 C.磁盘存储器 D.半导体RAM(内存储器)44、计算机的内存储器被外存储器( )A.速度快 B.存储量大 C.便宜 D.以上说法都不对45、EPROM是指( ) A.随机读写存储器 B.只读存储器 C.可编程只读存储器 D.紫外光可擦除可编程只读存储器46 控制信号中CS 是( )A、片 选信号 B、写使能信号C、读 使能信号 D、都不正确47 ROM叫做( )A、随机存储器 B、只读存储器C、高速 缓 冲存储器 D、以上都不正确48 ROM的分类有( )A、掩模

11、ROM B、可 编程ROMC、一次 编 程ROM D、A和B49 替换算法( )A、最不 经 常使用算法 B、近期最少使用算法C、随机替换 D、ABC都正确50 FLASH存 储器的基本操作( )A、编程操作 B、读取操作C、擦除操作 D、以上都正确2、填空题:51、 存储_并按_顺序执行, 这是_型计算机的工作原理。52、 移码表示法主要用于表示_数的阶码E,以利于比较两个_的大小和_操作。53、 闪速存储器能提供高性能、低功耗、高可靠性及_能力, 为现有_体系结构带来巨大变化,因此作为_用于便携式电脑中。54、 寻址方式按操作数的_位置不同,多使用_和_型,前者比后者执行速度快。55、 微

12、程序设计技术是利用_方法设计_的一门技术。具有规整性、可维护性、_等一系列优点。56、 衡量总线性能的重要指标是_,它定义为总线本身所能达到的最高_。PCI总线的带宽可达_。57、 显示适配器作为CRT 和CPU的接口,由 _存储器,_控制器,_三部分组成。58、 DMA技术的出现使得_可通过 _直接访问 _。59、 CPU从内存取出一条指令并执行该指令的时间 称为一个 ,它常用若干个 来表示。60、 主存和辅存依靠辅助的软硬件的支持构成了 。61、 按照总线仲裁电路的位置不同,仲裁方式分 和 。62、 并行处理技术已经成为计算机发展的主流,主要有三种形式: 并行、 并行、并行。63、 根据操

13、作数所在的物理位置不同,指令分 为RR 型和 型。64、 采用串行接口进行7位ASCII 码传送, 带有一位奇校验位、1位起始位和1位停止位,当波特率为9600波特时,字符传送速率为 。65、 主存与cache的地址映射有_、_和_三种。66、 常见的输入输出方式有_、程序中断、_ 和通道四种方式。67、 对存储器的要求是容量大、速度快、成本低,为了解决这三方面的矛盾,计算机采用多级存储体系结构,即 、 、 。68、 双端口存储器和多模块交叉存储器属于并行存储器结构,其中前者采用 并行技术,后者采用 并行技术69、计算机的存储器系统是指cache,_,_。70、移码表示法主要用于表示_数的阶码

14、E,有利于比较两个数_的大小。71、完整的计算机系统应包括配套的_和_。72、系统总线中地址线的功能是用于指定_和I/O设备_的地址。73、串行传输只需_数据传输线,线路的成本低,适合于_的数据传输。74、指令格式是指令字用二进制代码表示的结构形式,通常由_字段和_字段组成。75、CD-ROM光盘是 _型光盘,可用做 计算机的 _存储器和数字化多媒体设备。76、微程序控制器主要由_、_、微地址寄存器和地址转移逻辑等组成。77、运算器虽有许多部件组成,但核心部件是_与_运算部件。78、CPU 响应中断时, 进入“中断周期”采用硬件方法保 护并更新程序计数器PC内容,而不是由软件完成,主要因为能进

15、入_并能正确_源程序。79、磁盘上常用的记录方式可分为归零制、不归零制,_制,_制等多种类型。80、存储_并按_顺序执行,这是冯诺依曼型计算机的工作原理。81、8088是一种_位微处理器。82、8088具有_位地址引线,可直接寻址_字节。83、cache的写操作()84、CD-ROM光盘是 _型光盘,可用做 计算机的 _存储器和数字化多媒体设备。85、D/A转换器是计算机或其他数字系统与模拟量控制 对象之间联系的桥梁,它的任务是将离散的_转换为连续变化的_。86、主存容量为4MB ,虚存容量为1GB ,则虚拟地址为_位,物理地址为 _位。87、存储器容量的扩展主要有字扩展、位扩展和()88、8

16、250的可编程能力主要表现在:数据位可在_位,_位,_位,_位范围内选择 .89、计算机在处理模拟量时,一般先利用元件将它们转换成模拟电压或电流,再用将它们-。90、CPU 从主存取出一条指令并执行该指令的时间称为_。91.、当CPU 进行数据输出时,DT/R信号为_;当CPU 进行数据输入时,DT/R信号为_。92.、存储器主要用来存储程序( )。93、第二代电子数字计算机所用的基本器件是 ( )。94、设X= 9/16,X补= () 。95.、运算器中的核心部件是( ) 。96、浮点表示法中,阶码决定浮点数的( ),尾数决定浮点数的 ( )。97、CPU 中PC的主要功能是( )。98、存

17、储器可分为( )和( )两大类。99、运算器的核心部件是( )100、计算机的存储器系统是指cache,_,_。三、综合:1、某16位机中CPU可输出地址码20位,拟采用2K*4(位)的SRAM心片,构成按字节编址的内存 .问:(1)存储器的 总容量可达到多少?(2)共需要多少片 RAM心片?解:如果按字节编址,一个字节有8位二进制位组成,又因为CPU的输出地址码为 20位 也就是它的地址总线宽度(位数)是20条,所以CPU可以支持的寻址范围为1MB. 也就是可以支持220*8个bit,所以可知: 存储器的总容量可达到1MB.2:因为由上述可以知道存储器为1M*8bit,所以有 (1024/2

18、)*(8/4)=1024片SRAM组成该存储器.也就是先有2片1M*2bit的SRAM位扩展组成1M*8bit的SRAM.然后512片SRAM字扩展组成1M*2bit的存储器.2、设有一个cache的容量 为2K字,每个 块为16字,求(1) 该cache可容纳多少个块?(2) 如果主存的容量是 256K字,则有多少个块?(3) 主存的字地址有多少位?Cache 字地址有多少位?(4) 在直接映象方式下,主存中的第i块映象到cache中哪一个块中?(5) 进行地址映象 时,存储器的地址分成哪几段?各段分别有多少位?解:2K=2 11,16=24(1) 211/24=27块(2)256K=218

19、218/24=214块(3)主存地址18位,cache地址7位(4)由i MOD 7求出的得数便是答案(5)区号 块号 快内地址号7位 7位 4位3、CPU 执行一段程序时,cache 完成存取的次数为 1900次,主存完成存取的次数 为100次,已知cache存取周期为50ns,主存存取周期为250ns,求cache的命中率H 和平均访问时间Ta 。解:H=1900/1900+100=0.95r=tm/tce=1/r+r(1-h)=0.833Ta=tc/e=50ns/0.833=60ns4.、用16k8位的SRAM芯片构成64K16 位的存储器,请计算出该存储器需要多少片SRAM芯片?多少根

20、地址线接入芯片内部译码?多少根地址线作为片选译码?答:该存储器需要16k*8/64k*6=8 片SRAM芯片,16k=2 14,即14根地址线接入芯片内部译码,2根地址线作为片选译码. 5、试述高速缓冲存储器的基本设计思想和特点。答:高速缓冲cache,介于寄存器和主存储器之间,存取速度十分快,用于 缓解CPU和主存之间的同步问题。选择题答案:1B 2C 3D 4B 5C 6A 7A 8D 9A 10B11C 12D 13D 14B 15A 16A 17C 18A 19B 20C21B 22B 23A 24A 25C 26 27 28A 29B 30B31B 32A 33A 34B 35A 3

21、6C 37C 38A 39A 40B41A 42D 43D 44D 45D 46A 47B 48D 49D 50D填空题答案:51.程序 地址 冯诺依曼52.浮点数 指数 对阶53瞬时启动 存储器 固态盘54.物理 RR RS55.软件 操作控制 灵活性56.总线带宽 数据传输率 264MB/s57.刷新 显示 ROM 、BIOS58.外围设备 DMA 控制器 内存59.CPU周期 时钟周期60.计算机存储系统61.位置 集中式 分布式 62.时间 空间 资源63.RS64.960b/s65.全相联映射 直接映射 组相联映射66.程序查询 DMA67.高速缓冲存储器 主存储器 外存储器68.空间 时间69.内存,外存 70.浮点,阶码 71.硬件系统和软件系统 72.存储器和I/O设备单元或端口的地址73.一条,短距离 74.操作码和操作数 75.只读型,外部 77.算术与逻辑 79.程序,程序80.程序 地址81.1682.22,3083.写回法、全写法、写一次法84.可读、辅助85.数字、模拟86.30/887.30.2288.8、16、32、6489.转换成数字量90.时令周期91.1、092.数据93.存储器94.1.011195.运算器96.大小、范围97.计数98.ROM 、RAM99.ALU算术逻辑运算100.ROM RAM

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 企业管理 > 管理学资料

本站链接:文库   一言   我酷   合作


客服QQ:2549714901微博号:道客多多官方知乎号:道客多多

经营许可证编号: 粤ICP备2021046453号世界地图

道客多多©版权所有2020-2025营业执照举报