分享
分享赚钱 收藏 举报 版权申诉 / 52

类型4路e1反向复用fpga设计方案.doc

  • 上传人:无敌
  • 文档编号:697413
  • 上传时间:2018-04-18
  • 格式:DOC
  • 页数:52
  • 大小:408KB
  • 配套讲稿:

    如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。

    特殊限制:

    部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。

    关 键  词:
    4路e1反向复用fpga设计方案.doc
    资源描述:

    1、第 1 页 共 52 页 4 路 E1 反向复用 FPGA 设计方案第 2 页 共 52 页 目 录 14 路 E1 反向复用 FPGA 设计方案 .51 系统工作特点 .52 检测和建链、拆链 .52.1 寄存器定义 .52.2 检测和建链过程: .72.3 拆链、重新建链和带宽自动调整 .102.4 信令定义 .112.5 复帧和宏帧 .122.5.1 复帧的收发与同步 .122.5.2 宏帧的收发与同步 .133 发送模块和接受模块工作流程 .154 系统组成功能框图 .205 CPU 接口 .215.1 功能 .215.2 寄存器 .215.2.1 配置寄存器 (REG_CONFIG)

    2、 .225.2.2 状态寄存器 .235.3 CPU 模块功能框图 .305.4 CPU 接口工作特点 .315.4.1 CPU 中断响应 .315.4.2 CPU 对芯片复位 .316 各模块接口信号 .326.1 IM 发送模块接口信号 .326.2 信令插入和 4E1 成帧模块接口信号 .346.3 HDB3 编码模块接口信号 .366.4 E1 环回处理模块接口信号 .376.5 HDB3 解码模块接口信号 .386.6 4E1 解帧和信令提起模块接口信号 .396.7 IM 接受模块接口信号 .416.8 系统控制模块接口信号 .466.9 发送状态机接口信号 .486.10 接受状

    3、态机接口信号 .496.11 时钟模块接口信号 .516.12 CPU 接口模块接口信号 .526.13 主要寄存器 .53第 3 页 共 52 页 目 录 4 路 E1 反向复用 FPGA 设计方案 .61 系统工作特点 .62 检测和建链、拆链 .62.1 寄存器定义 .62.2 检测和建链过程: .82.3 拆链、重新建链和带宽自动调整 .122.4 信令定义 .122.5 复帧和宏帧 .142.5.1 复帧的收发与同步 .142.5.2 宏帧的收发与同步 .153 发送模块和接受模块工作流程 .174 系统组成功能框图 .225 CPU 接口 .235.1 功能 .235.2 寄存器

    4、.23第 4 页 共 52 页 5.2.1 配置寄存器 (REG_CONFIG) .245.2.2 状态寄存器 .255.3 CPU 模块功能框图 .325.4 CPU 接口工作特点 .335.4.1 CPU 中断响应 .335.4.2 CPU 对芯片复位 .336 各模块接口信号 .346.1 IM 发送模块接口信号 .346.2 信令插入和 4E1 成帧模块接口信号 .366.3 HDB3 编码模块接口信号 .386.4 E1 环回处理模块接口信号 .396.5 HDB3 解码模块接口信号 .406.6 4E1 解帧和信令提起模块接口信号 .416.7 IM 接受模块接口信号 .436.8

    5、 系统控制模块接口信号 .486.9 发送状态机接口信号 .506.10 接受状态机接口信号 .526.11 时钟模块接口信号 .546.12 CPU 接口模块接口信号 .556.13 主要寄存器 .56第 5 页 共 52 页 4 路 E1 反向复用 FPGA 设计方案1 系统工作特点发送和接受方向同时工作,本地和远端是对称的,可以实现全双工透明传输;编码器接发送模块接口,解码器接接受模块接口,余下的接口不用,其中发送模块接口数据线接上拉电阻。上电后系统自动进行检测,只要远端也上电且 E1 传输链路工作正常,则经过一段时间的检测和初始化后本地和远端自动建立链路,系统进入传输状态,不管外界是否

    6、提供数据给发送模块接口,系统照样处于透明传输状态,一旦有数据,自动传输。2 检测和建链、拆链2.1 寄存器定义发送方向:发送奇帧 TS16 寄存器 TS16_O_T:存放本地发送 E1 状态号(1 路)和对端发送 E1 的可用状态(4 路,由本地接受模块检测出来);发送偶帧 TS16 寄存器 TS16_E_T:存放本地接受 E1 的通断状态(4 路,由本地接受模块检测出来);接受方向:接受奇帧 TS16 寄存器 TS16_O_R:存放对端发送 E1 状态号(1 路)和本地发送 E1 的可用状态(4 路,由对端接受模块检测出来);接受偶帧 TS16 寄存器 TS16_E_R:存放本地发送 E1

    7、通断状 态(4 路,由对端接受模块检测出来);上述寄存器每 2 帧更新一次;接受数据寄存器 DATA _R,存放接受数据流一个时隙的数据;发送数据寄存器 DATA _T,存放发送数据流一个时隙的数据;以接受模块为主导,使发送模块和接受模块的状态同步,本地和远端的状态同步,4 路 E1 的状态同步。信道检测由接受模块完成,发送模块配合发送测试码。接受模块的功能:检测发送方向、接受方向的信道连通状态、超时状态。方法:检测和抽出 TS16 的信令进行分析。接受模块检测到本地接受 E1 的信道状态后,先进行本地配置,然后将检测结果通过TS16 发送到对端发送模块知道,使之也进行相应的配置,这样本地接受

    8、和远端发送的配置就保持一致了。本地的发送模块和接受模块的状态并不要求同步,但要求本地收和远端发的状态保持同步。第 6 页 共 52 页 发送方向 TS16 传接受方向 E1 的信道状态(由接受模块检测) ,接受方向 TS16 传来本地发送方向 E1 的信道状态(由对端接受模块检测,对端发送模块发送过来) 。状态转换时钟:帧头信号,即在一帧结束后下一帧才进入新的状态。检测态 1 进入检测态 2 的条件是:知道本身 E1 信道的通断状态时才转化。一旦发现有连通的 E1,则进行状态转换:连通的信道进入检测态 2,断开的信道继续留在检测态 1。检测态 2 进入初始化状态的条件是:知道本身 E1 信道的

    9、可用与不可用状态时才转化。TS16 寄存器始终在更新,不要求严格跟状态同步。在检测态 1,发送模块 4 路 E1 同时连续发送 TEST1 码(成基本帧) ;在检测态 2,发送模块 4 路 E1 同时连续发送 TEST2 码(成基本帧) ;在检测态 1,接受模块检测帧同步 LOF0 的时刻并开始计时;在检测态 2,接受模块检测 TEST2 码到来的时刻并开始计时(连续收到 15 个TEST2 码时开始计时,记满 128ms 为止。128ms 内收到 TEST2 码的 E1 属于可用E1,未收到 TEST2 码的 E1 属于超时 E1) ,当然还要检测状态号。注意:对端发送TEST2 码是同时的

    10、。发送模块通过监视 TS16 的信息来进行状态转换;接受模块自己检测,检测完毕后自动进行状态转换,同时将检测结果传到对端发送模块。第 7 页 共 52 页 2.2 检测和建链过程: 检测态 1:复位后,发送模块和接受模块 4 路 E1 同时进入各自的检测态 1;发送方向:4 路同时发送 TEST1 码,奇帧 TS16 传送发送方向 E1 状态号,偶帧TS16 传接受方向 E1 通断状态(由接受模块检测) 。接受方向:4 路同时接受 TEST1 码,注意要检测对端发送模块是否也在检测态 1,如果在传输状态,则一直等待(即检测到 LOF=0 时也不计时) ,直到对端进入检测态 1(对端接受模块如果

    11、处在传输态,若收到对方的状态号为检测态 1,则系统自动复位) 。如:本端突然在传输态时复位了,则会出现这种情况。 方法:通过检测以及抽出 TS16 的信令进行分析; 目的: 检测 4 路接受信道通断的状态; 使接受模块进入帧同步状态; 检测完毕时:对连通的接受 E1,使自己进入检测态 2,断开的接受 E1,继续处在检测态 1; 检测完毕时:将检测到的接受E1 信道的通断状态通过改写发送偶帧 TS16 寄存器和发送奇帧 TS16寄存器,在发送 E1 上即时发送出去,但发送 E1 仍然处在检测态 1,直到接受模块收到有关发送方向 E1 的通断状态信息才进入检测态2(连通的发送 E1 进入检测态 2

    12、,发送 TEST2 码;断开的发送 E1 仍然处在检测态 1,继续发 TEST1 码) 。 检测过程:(1) 如果 4 路一直没有建立帧同步,即 LOS=1、AIS=1(有效),表示接受信道都断了或者不能连通,也可能是对端还没有上电;则一直等待,继续处于检测态 1;(2) 如果有一路先建立帧同步,即检测到:LOS=0,AIS=0,LOF0,奇帧 TS166:4=001(即检测态 1) ,则从 LOF0 的时刻起,在本帧结束时产生一个标志信号START,从下一帧起开始计时,记满 256ms 为止。 注意如果接受到 TS166:4=011(即传输态) ,则帧同步建立了也不计时,一直等待,直到 TS

    13、166:4=001 时才能开始计时; 每一路 E1 建立帧同步后都产生一个标志信号 START,根据标志信号可以计算该路 E1 相对第一个建立帧同步E1 的相对延时。 256ms 内一直未建立帧同步的,属于断开 E1,接受方向连通指示信号 E1RX_OK=0; 建立帧同步的,属于连通 E1,接受方向连通指示信号E1RX_OK=1; 计满 256ms 时,改写发送方向奇偶帧 TS16 寄存器, 表示接受方向连通和断开 E1 的情况,并通过发送方向第 8 页 共 52 页 TS16 告知对端; 计满 256ms 时,连通的 E1 同时进入检测态 2(同时是相对的,即记满 256ms 时,每一路的基

    14、本帧发完后才发检测态 2 的测试码) ,断开的 E1 信道进入检测态 4,继续检测,搜索帧同步(不检测 TEST1 码) ; 在检测态 4,若搜索到帧同步,则产生系统复位信号。 检测态 4:只有接受模块才有检测态 4 目的:实时检测断开 E1 的连通状态,一旦连通,则产生系统复位信号。 操作:接受模块搜索帧同步码,一旦建立帧同步(不必检测 TEST1 码),则产生系统复位信号。 转换条件:接受模块在检测态 1,当记满 256ms 时,可以判断连通的E1 和断开的 E1,断开的 E1 进入检测态 4。 检测态 2: 目的:检测出连通的 E1 信道之间的相对延时,确定可用 E1 和超时E1: 转换

    15、的条件: 接受模块:在检测态 1,记满 256ms 时,改写接受方向连通状态寄存器和发送方向偶帧 TS16 寄存器(以便发送 E1 将接受信道的通断状态发送到对端)后即进入检测态 2,断开的接受 E1 进入检测态 4; 发送模块:一旦检测到接受方向偶帧 TS16 寄存器中有发送 E1 的通断信息,则连通的发送 E1 同时进入检测态 2,同时发送 TEST2 码。断开的发送 E1继续留在检测态 1。 操作: 发送模块:连通的发送 E1 同时发送 TEST2 码;当接受模块收到奇帧 TS16 传来的本地发送信道可用状态信息后,发送模块可用 E1 进入初始化状态,超时 E1 进入检测态 3。 接受模

    16、块:接受模块连通的 E1 都检测 TEST2 码,以第一个 E1 收到 TEST2 码的时刻开始计时(连续收到 15 个 TEST2 码的时刻作为计时的起始时刻),记满 128ms 为止。128ms 内收到 TEST2 码的 E1 属于可用 E1,未收到 TEST2 码的 E1 属于超时 E1) ,当然还要检测状态号。记满 128ms 时,改写发送方向奇帧 TS16 寄存器(表示可用 E1 和不可用 E1)并从发送 E1 上传过去,使对端知道在它自己的发送 E1 上哪些可用,哪些不第 9 页 共 52 页 可用。然后可用 E1 进入初始化状态,超时 E1 进入检测态 3。(对端发送模块知道可用

    17、 E1 后也进入初始化状态,超时 E1 进入检测态 3)。在初始化状态,配置接受信道状态寄存器(可用与不可用) ,同时等待奇帧 TS16 传来本地发送信道的可用状态,一旦检测到可用 E1,则发送模块可用E1 进入初始化状态,超时 E1 进入检测态 3。 检测态 3: 目的:将超时 E1 独立出来,不再使用,除非其延时发生变化,则系统复位后重新检测,不超时则使用。 转换条件:发送模块:在检测态 2,根据接受 E1 奇帧 TS16 寄存器(表示发送 E1 的可用状态) 、接受 E1 偶帧 TS16 寄存器(表示发送E1 的通断状态)可以判断超时 E1;接受模块:直接检测。 操作:发送 E1 进入检

    18、测态 3,连续发送 TEST1 码,TS16 仍然传信令。除非系统复位,永不停止;接受 E1 进入检测态 3,接受到 TEST1 码,接受 TS16 信令。除非系统复位,永不停止。 初始化状态: 目的:配置可用 E1 信道,确定系统传输带宽,完成建链; 转换条件:接受模块:记满 128ms 时,改写发送方向奇帧 TS16 寄存器(表示接受方向可用 E1 和不可用 E1)并从发送 E1 上传过去,使对端知道在它自己的发送 E1 上哪些可用,哪些不可用。然后可用 E1 进入初始化状态,超时 E1 进入检测态 3。发送模块:当接受模块收到奇帧 TS16 传来的本地发送信道可用状态信息后,发送模块可用

    19、 E1 进入初始化状态,超时 E1 进入检测态 3。 操作:发送模块:根据发送可用 E1 配置发送信道状态寄存器,产生发送时钟。接受模块:根据接受可用 E1 配置接受信道状态寄存器,产生接受时钟。 传输状态: 目的:根据建立的链路和带宽传输数据,发送方向和接受方向单独传输,但信令走相反的方向; 转换条件:接受模块:等待对端发送模块发送奇帧 TS16 寄存器(每帧更新一次)中有可用 E1 时,发送模块进入初始化状态,同时接受模块本身进入传输状态。发送模块:初始化状态完成配置后,直接在下一帧进入传输状态。第 10 页 共 52 页 操作:接受模块:进入传输状态后,搜索复帧同步和宏帧同步,宏帧同步建

    20、立后,输出接受数据有效指示 TX_READY 1(有效) 。根据可用 E1 信道号,按顺序写接受 FIFO 和读 FIFO。复帧失步和宏帧失步都产生系统复位信号。发送模块:进入传输状态后立即输出发送数据有效指示 RX_READY 1(有效),然后对输入数据线采样,将采样数据按顺序写入可用E1 的 FIFO 中,在 FIFO 没有写满之前,发送空闲码 IDLE 03H。FIFO 写满后,从 FIFO 中读取数据并组织复帧和宏帧发送。发送空闲码时只组织基本帧发送。环回处理:为了简化,只进行 E1 环回,其他环回功能暂不加入。E1 环回分为本地环回和远端环回:本地 E1 环回:指发送方向所有 E1

    21、经过芯片内部直接环回到接受方向的所有 E1 上。传输态时,LOS,AIS,LOF 有效时不产生系统复位信号。当发送模块 4 路都进入传输态时,则进行短路和断路操作。 远端 E1 环回:指接受方向的可用 E1 经过芯片内部时不作任何处理就从发送方向的可用 E1 口输出。当本地和远端收发模块都进入传输态时(共 4 个模块)才进行短路和断路操作。E1 环回的作用:可以进行本地和远端环回测试,检测 E1 传输网是否正常和本地系统是否正常。E1 环回的条件:只有检测到发送方向的可用 E1 和接受方向的可用 E1 的信道号完全一致时远端环回才有意义,本地环回不作要求。输出环回有效指示信号为 E1LP_VALID,高电平有效,低电平无效。若检测到远端为远端环回,则输出 REMOTE_E1LOOP=1,表示远端进行了环回。本地 E1 环回远端 E1 环回本 地本 地 远 端

    展开阅读全文
    提示  道客多多所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
    关于本文
    本文标题:4路e1反向复用fpga设计方案.doc
    链接地址:https://www.docduoduo.com/p-697413.html
    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们

    道客多多用户QQ群:832276834  微博官方号:道客多多官方   知乎号:道客多多

    Copyright© 2025 道客多多 docduoduo.com 网站版权所有世界地图

    经营许可证编号:粤ICP备2021046453号    营业执照商标

    1.png 2.png 3.png 4.png 5.png 6.png 7.png 8.png 9.png 10.png



    收起
    展开