1、元件布局基本规则1. 按电路模块进行布局，实现同一功能的相关电路称为一个模块，电路模块中的元件应采用就近集中原则，同时数字电路和模拟电路分开。2.遵照“先大后小，先难后易”等的布置原则，即重要的单元电路、核心元器件应当优先布局。3.布局中应参考原理框图，根据单板的主信号流向规律安排主要元器件。4.布局应该尽量满足以下要求：总的连线尽可能短，关键信号线最短；高电压、大电流信号与小电流、低电压的弱信号完全分开；模拟信号与数字信号分开；高频信号与低频信号分开；高频元器件的间隔要充分。5.相同结构电路部分，尽可能采用“对称式”标准布局。6.器件布局栅格的设置，一般 IC 器件布局时，栅格应为 50-1
2、00mil、小型表面安装器件，如表面贴装元件布局时，栅格设置应不少于 25mil.7.同类型插装元器件在 X 或 Y 方向上应朝一个方向防止同一种类型的有极性分立元件也要力争在 X 或 Y 方向上保持一致，便于生产和检验。8.IC 去耦电容的布局要尽量靠近 IC 的电源管脚，并使之与电源和地之间形成的回路最短。9.元件布局时，应适当考虑使用同一种电源的器件尽量放在一起，以便于将来的电源分割。10.用于阻抗匹配目的阻容器件的布局，要根据其属性合理布置。串联匹配电阻的布局要靠近该信号的驱动端，距离一般不超过 500mil。匹配电阻、电容的布局一定要分清信号的源端和终端，对于多负载的终端匹配一定要在
3、信号的最远端匹配。11.表面贴装器件（SMD）相互间距离要大于 0.7mm。12.表面贴装器件焊盘外侧同相邻插件外形边缘距离要大于 2mm。13.定位孔、标准孔等非安装孔周围 1.27mm 内不得贴装元、器件，螺钉等安装孔周围 3.5mm（对于 M2.5）、4mm（对于 M3）内不得贴装元器件。14. 卧装电阻、电感（插件）、电解电容等元件的下方避免布过孔，以免波峰焊后过孔与元件壳体短路。15. 元器件的外侧距板边的距离为 5mm。16.BGA 与相邻元件的距离5mm。有压接件的 PCB，压接的接插件周围 5mm 内不能有插装元器件，在焊接面其周围 5mm 内也不能有贴装元器件。17. 金属壳
4、体元器件和金属件（屏蔽盒等）不能与其它元器件相碰，不能紧贴印制线、焊盘，其间距应大于 2mm。定位孔、紧固件安装孔、椭圆孔及板中其它方孔外侧距板边的尺寸大于 3mm。18. 发热元件不能紧邻导线和热敏元件；高热器件要均衡分布。19. 电源插座要尽量布置在印制板的四周，电源插座与其相连的汇流条接线端应布置在同侧。特别应注意不要把电源插座及其它焊接连接器布置在连接器之间，以利于这些插座、连接器的焊接及电源线缆设计和扎线。电源插座及焊接连接器的布置间距应考虑方便电源插头的插拔。20.贴片焊盘上不能有通孔，以免焊膏流失造成元件虚焊。重要信号线不准从插座脚间穿过。21.贴片单边对齐，字符方向一致，封装方
5、向一致。22.有极性的器件在以同一板上的极性标示方向尽量保持一致。 PCB 布线规则1、画定布线区域距 PCB 板边1mm 的区域内，以及安装孔周围 1mm 内，禁止布线。2、电源线尽可能的宽，不应低于 18mil；信号线宽不应低于 12mil；cpu 入出线不应低于 10mil（或 8mil）；线间距不低于 10mil。3、正常过孔不低于 30mil。4、 注意电源线与地线应尽可能呈放射状，以及信号线不能出现回环走线。5、地线回路规则：环路最小规则，即信号线与其回路构成的环面积要尽可能小，环面积越小，对外的辐射越少，接收外界的干扰也越小。实例如下图所示：6、串扰控制串扰是指 PCB 上不同网
6、络之间因较长的平行布线引起的相互干扰，主要是由于平行线间的分布电容和分布电感的作用。克服串扰的主要措施是：加大平行布线的间距，遵循 3W 规则。在平行线间插入接地的隔离线。减小布线层与地平面的距离。7、走线的方向控制规则：相邻层的走线方向成正交结构。避免将不同的信号线在相邻层走成同一方向，以减少不必要的层间串扰；当由于板结构限制年已避免出现该情况，特别是信号速率较高时，应考虑用地平面隔离各布线层，用地信号线隔离各信号线。作为电路的输入及输出用的印制导线应尽量避免相邻平行，以免发生回授，在这些导线之间最好加接地线。 8、走线的开环检查规则：一般不允许出现一端浮空的布线，主要是为了避免产生“天线效
7、应”，减少不必要的干扰辐射和接收，否则可能带来不可预知的结果。9、阻抗匹配检查规则：同一网络的布线宽度应保持一致，线宽的变化会造成线路特性阻抗的不均匀，当传输的速度较高时会产生反射，在设计中应该尽量避免这种情况。在某些条件下，如接插件引出线，BGA 封装的引出线类似的结构时，可能无法避免线宽的变化，应该尽量减少中间不一致部分的有效长度。10、走线闭环检查规则:防止信号线在不同层之间形成自环。在多层板设计中容易发生此类问题，自环将引起辐射干扰。如下图所示：11、走线的分枝长度控制规则：尽量控制分枝的长度，一般的要求是 Tdelay=Trise/20。12、走线的谐振规则：主要针对高频信号设计而言
8、，即布线长度不得与其波长成整数倍关系，以免产生谐振现象。13、走线长度控制规则：即短线规则，在设计时应该尽量让布线长度尽量短，以减少由于走线过长带来的干扰问题，特别是一些重要信号线，如时钟线，务必将其振荡器放在离器件很近的地方。对驱动多个器件的情况，应根据具体情况决定采用何种网络拓扑结构。14、倒角规则：PCB 设计中应避免产生锐角和直角，产生不必要的辐射，同时工艺性能也不好。在布线中尽量采用 135 度拐角，如下图所示：15、器件布局分区/分层规则：主要是为了防止不同工作频率的模块之间的互相干扰，同时尽量缩短高频部分的布线长度。通常将高频的部分布设在接口部分以减少布线长度。同时还要考虑到高/
9、低频部分地平面的分割问题，通常采用将二者的地分割，再在接口处单点相接。对混合电路，也有将模拟与数字电路分布布置在印制板的两面，分别使用不同的层布线，中间用地层隔离的方式。16、孤立铜区控制规则：孤立铜区的出现，将带来一些不可预知的问题，因此将孤立铜区与别的信号相接，有助于改善信号质量，通常是将孤立铜区接地或删除。在实际的制作中，PCB 厂家将一些板的空置部分增加了一些铜箔，主要是为了方便印制板加工，同时对防止印制板翘曲也有一定的作用。？17、电源与地线层的完整性规则：对于导通孔密集的区域，要注意避免孔在电源和地层的挖空区域相互连接，形成对平面层的分割，从而破坏平面层的完整性，并进而导致信号线在
10、地层的回路面积增大。18、重叠电源与地线层规划：不同电源层在空间上要避免重叠。主要是为了减少不同电源之间的干扰，特别是一些电压相差很大的电源之间，电源平面的重叠问题一定要设法避免，难以避免时可考虑中间隔底层。在不同信号层间进行供电的电源总线遵循这一规则，即尽量避免重叠。19、3W 规则：为了减少线间串扰，应保证导线间距足够大，当导线中心间距不少于 3倍线宽时，则可保持 70%的电场不互相串扰，如要达到 98%的电场不互相干扰，可使用 10W 间距。在布线密度较低时，信号线的间距可适当地加大，对高、低电平悬殊的信号线应尽可能地短且加大间距。 20. 印制导线的宽度：导线宽度应以能满足电气性能要求
11、而又便于生产为宜，它的最小值以承受的电流大小而定，但最小不宜小于 0.2mm，在高密度、高精度的印制线路中，导线宽度和间距一般可取 0.3mm；导线宽度在大电流情况下还要考虑其温升，单面板实验表明，当铜箔厚度为 50m、导线宽度11.5mm、通过电流 2A 时，温升很小，因此，一般选用 11.5mm 宽度导线就可能满足设计要求而不致引起温升；印制导线的公共地线应尽可能地粗，可能的话，使用大于 23mm 的线条，这点在带有微处理器的电路中尤为重要，因为当地线过细时，由于流过的电流的变化，地电位变动，微处理器定时信号的电平不稳，会使噪声容限劣化；在 DIP 封装的 IC 脚间走线，可应用 1010
12、 与1212 原则，即当两脚间通过 2 根线时，焊盘直径可设为 50mil、线宽与线距都为 10mil，当两脚间只通过 1 根线时，焊盘直径可设为 64mil、线宽与线距都为 12mil。 21. 印制导线的屏蔽与接地：印制导线的公共地线，应尽量布置在印制线路板的边缘部分。在印制线路板上应尽可能多地保留铜箔做地线，这样得到的屏蔽效果，比一长条地线要好，传输线特性和屏蔽作用将得到改善，另外起到了减小分布电容的作用。印制导线的公共地线最好形成环路或网状，这是因为当在同一块板上有许多集成电路，特别是有耗电多的元件时，由于图形上的限制产生了接地电位差，从而引起噪声容限的降低，当做成回路时，接地电位差减
13、小。另外，接地和电源的图形尽可能要与数据的流动方向平行，这是抑制噪声能力增强的秘诀；多层印制线路板可采取其中若干层作屏蔽层，电源层、地线层均可视为屏蔽层，一般地线层和电源层设计在多层印制线路板的内层，信号线设计在内层和外层。板的布局：1. 印制线路板上的元器件放置的通常顺序：1. 放置与结构有紧密配合的固定位置的元器件，如电源插座、指示灯、开关、连接件之类，这些器件放置好后用软件的 LOCK 功能将其锁定，使之以后不会被误移动；2. 放置线路上的特殊元件和大的元器件，如发热元件、变压器、IC 等；3. 放置小器件。2.元器件离板边缘的距离：可能的话所有的元器件均放置在离板的边缘 3mm 以外或
14、至少大于板厚，这是由于在大批量生产的流水线插件和进行波峰焊时，要提供给导轨槽使用，同时也为了防止由于外形加工引起边缘部分的缺损，如果印制线路板上元器件过多，不得已要超出 3mm 范围时，可以在板的边缘加上3mm 的辅边，辅边开 V 形槽，在生产时用手掰断即可。3.高低压之间的隔离：在许多印制线路板上同时有高压电路和低压电路，高压电路部分的元器件与低压部分要分隔开放置，隔离距离与要承受的耐压有关，通常情况下在 2000kV 时板上要距离 2mm，在此之上以比例算还要加大，例如若要承受 3000V 的耐压测试，则高低压线路之间的距离应在 3.5mm 以上，许多情况下为避免爬电，还在印制线路板上的高低压之间开槽。
