收藏 分享(赏)

简易数字显示频率计的设计.doc

上传人:kpmy5893 文档编号:6833355 上传时间:2019-04-23 格式:DOC 页数:5 大小:82.50KB
下载 相关 举报
简易数字显示频率计的设计.doc_第1页
第1页 / 共5页
简易数字显示频率计的设计.doc_第2页
第2页 / 共5页
简易数字显示频率计的设计.doc_第3页
第3页 / 共5页
简易数字显示频率计的设计.doc_第4页
第4页 / 共5页
简易数字显示频率计的设计.doc_第5页
第5页 / 共5页
亲,该文档总共5页,全部预览完了,如果喜欢就下载吧!
资源描述

1、简易数字显示频率计的设计摘 要:本文 应用NE555构成时钟电路, 7809构成稳压电源电路,CD4017构成控制电路,CD40110和数码管组成计数锁存译码显示电路,实现可测量1HZ-99HZ这个频段的数字频率计数器。关键词:脉冲;频率;计数;控制1 引 言在电子技术中,频率是最基本的参数之一,并且与许多电参量的测量方案、测量结果都有十分密切的关系,因此频率的测量显得很重要。测量频率的方法有很多,其中电子计数器测量频率具有精度高、使用方便、测量迅速,以及便于实现测量过程自动化等优点,是频率测量的重要手段之一。2 电子计数器测频方法电子计数器测频有两种方式:一是直接测频法,即在一定闸门时间内测

2、量被测信号的脉冲个数;二是间接测频法,如周期测频法。数字频率计是用数字显示被测信号频率的仪器,被测信号可以是正弦波,方波或其它周期性变化的信号。如配以适当的传感器,可以对多种物理量进行测试,比如机械振动的频率、转速、声音的频率以及产品的计件等等。因此,数字频率计是一种应用很广泛的仪器。3 简易数字频率计电路组成框图本设计主要运用数字电路的知识,由 NE555构成时钟电路,7809 构成稳压电源电路,CD4017构成控制电路,CD40110 和数码管组成计数锁存译码显示电路。从单元电路的功能进行划分,该频率计由四大模块组成,分别是电源电路、时钟电路(闸门) 、计数译码显示电路、控制电路(被测信号

3、输入电路、锁存及清零) 。电路结构如图 1所示。图 1 简易数字频率计电路组成框图4 单元模块电路设计4.1电源电路在电子电路中,通常都需要电压稳定的直流电源供电。小功率的稳压电源的组成如图2所示,它由电源变压器、整流电路、滤波电路和稳压电路四部分组成。图 2 电源电路220V市电经 220V/12V变压器 T降压,二极管桥式整流电路整流,1000uF 电容滤波后送人 7809的输入端(1 脚) 。7809 的第二脚接地,第三脚输出稳压的直流电压,C7、C8 是为了进一步改变输出电压的纹波。红色发光管 LED指示电源的工作状态,R9 为 LED的限流电阻,取值为 5.1K。4.2 时钟电路电路

4、如图 3所示,由 NE555构成的多谐振电路,3 脚输出振荡脉冲,其中 LED为黄色发光二极管,R1 为 5.1K , R2为 1K ,R3 为 10K,C1,C5 为 100UF,C4为 0.01UF,C2 为1000PF,RPE选取 10K。图 3 时钟电路4.3计数、显示电路电路中,CD40110 是集十进制加减计数、译码、锁存、驱动于一体的集成电路。CPU 为加法输入端,当有脉冲输入时,计数器做加法计数;CPD 为减法输入端,当有脉冲输入时,计数器做减法计数。QCO 为进位输出端,计数器做加法时,每计满 10数后其输出一个脉冲;QBO为借位输出端,计数器做减法时,每计满 10数后其输出

5、一个脉冲。该频率计电路使用CPU输入端,在第 10个脉冲信号输入时,QCO 输出的进位脉冲作为计数脉冲送到高位计数器的 CPU输入端。5 脚 R端为计数器的清零端,当此脚加上高电平信号时,计数器的输出状态为零,并使相应的数码管显示 0。4.4 被测信号输入电路NE555等构成频率为 1Hz的振荡信号,由其 3脚输出经非门反相后,作为控制信号加到 CD4017的 CP输入端,产生时序控制信号,从而实现 1s内的脉冲计数(即频率检测) 、数值保持及自动清零。从图 4中可以看出,当非门输出端输出第一个高电平脉冲时,这个脉冲使得 CD4017的 Q1输出端由低电平变为高电平;在 CD4017的 CP输

6、入端输入的第二个脉冲信号到来之前,Q1 将一直保持高电平状态。在 Q1输出高电平时,由 CD4011组成的“与”门控制电路打开,从 USB与非门的另一端输入的被测脉冲信号就可以通过“与”门控制电路,进入到 CD40110的 CPu输入端,进行脉冲计数。通过调节电位器调整 NE555的振荡频率,使得 Q1输出高电平的持续时间为1s,那么在 1s内的计数累计的计数脉冲个数,即为被测信号的频率。4.5频率显示电路当 USA与非门输出第二个脉冲信号时,CD4017 的 Q1输出端由高电平变为低电平,Q2输出端由低电平变为高电平。Q1 输出端的低电平使“与”门控制电路关闭,此时由 F2的另一脚输入的被测

7、信号就不能通过,计数器不工作。因此,当第二个脉冲出现时,数显计数器停止计数。在第三个脉冲到来之前,Q2 输入端保持高电平,此高电平持续时间(1s)即为数值保持时间,可在 1s内读取被测信号的频率显示值。4.6计数及显示清零电路当第三个脉冲来到时,Q2 端变为低电平,Q3 端输出高电平,但是由于 Q3端与 CD4017清零端 Cr相连接,这个高电平信号使 CD4017清零,Q1,Q2,Q3 端全变为低电平。CD4017的 Q3输出端出现的瞬时高电平信号通过二极管加到 CD40110的清零端 R,使计数器及数显清零,以便下次重新计数。图 4 频率计整机电路原理图5 结论从电路的工作原理可以以看出,

8、本电路介绍的频率计的检测周期为 3s,每检测一次,计数器累计时间 1s,数据保持 1s,清零后又保持 1s,然后又开始计数、保持、清零的循环。如果感到数值保持时间过短,读数取值不方便时,可将 CD4017的 Q3输出端与 Cr断开,使 Q4与 Cr清零端相连,这样数据保持时间就变为 2s。本简易数字显示频率计的设计目的是为了数字电路教学使用,使学生能够灵活使用各类常见集成电路,掌握较复杂电路的设计步骤,在频率测量上难免有很多缺陷。参考文献【1】王港元.电工电子实践指导.江西科学技术出版社,2005;【2】闫石.数字电子技术基础.高等教育出版社,2003;【2】王雅芳.protel99se电路设

9、计与制版入门与提高.机械工业出版社,2011;The design of the simple frequency meter with digital displayAbstracts: In this paper,the digital frequency consists of NE555 clock circuit, the 7809 regulated power supply circuit, the CD4017 control circuit, the CD40110 counting latch decoding circuit and the digital tube display circuit.It can measure the frequency of 1HZ-99HZ.Key words: Pulse, frequency ,counting, control

展开阅读全文
相关资源
猜你喜欢
相关搜索
资源标签

当前位置:首页 > 企业管理 > 管理学资料

本站链接:文库   一言   我酷   合作


客服QQ:2549714901微博号:道客多多官方知乎号:道客多多

经营许可证编号: 粤ICP备2021046453号世界地图

道客多多©版权所有2020-2025营业执照举报