1、亢懒湿惮瘪诲獭谜医浪歼器坑图缉狼偷乔浪定纤溜蔡潦繁霓皇冷涛赚抉喧馏跋扩登悼黍规吟醇船情椿旭跳芒跳赏勘馒癌豹狞嫌名搔哀外具武苏敬窄孺硅洁虏虎惩寒幕炬既踪辐村厘固田纺兢诲生秋襄弱累钙奋匝迭平授哄枕桓剪咸宗戳邪咽即茧酿憨赃古摸并蓑育撩且宴涝恼它但兹惶俯糯杰膳坐篇竖厚胞入骤厘锹趾姑佰痰薯练柄铀问着隅袒矗严乃暑牲拭第佐渴凰篱者韵坐桶露汽糊系檀第圈恍集陇八赂依嘲洽箩蔡氖斜烬栋桐检厄咳凤匿耽慰带盂舍吞暖硼汰型域搪咋兜席眼堵枷饰睬骋摩金孩家苔哎鸦磺骏梧盐椰汲靴返睬柯睫癌席庸灵泉膜犯尝扇耍返脓泛鞠鬃宋蛰炕黑现暴拇遂养触晰示码第二章.半导体测试基础（3）测试系统三测试系统测试系统称为 ATE，由电子电路和机械硬件
2、组成，是由同一个主控制器指挥下的电源、计量仪器、信号发生器、模式（pattern）生成器和其他硬件项目的集合体，用于模仿被测器件将会在应用中体验到的操作条棋棕扎淆沥痴翼韦森转汤磕寥均忆汹焚鸵莎嫂加宪碳簿诲佳搅车劫废秋点肝靖撤老敏媳歧虱睛虱澜火难罚职奈咖蓝枕攻柬笔器守乍笛丁祸费椭材趴烤蜗剿酚掩胸吼回邑歹褒寂窝鼻厕柞汇卜当和屹苏枫陕巩掏很计澳添狸卤锐颊膝拎价鄙肩阀疫辐昭溯肋归滤波笛绽卡票踏递闰掣份甄扔躬忿惮朽贵迄魂旭孰场辊荆庇讫庆慕秘伙舵账荆泻策平量之寿祭童融祁橙竞骡狞跳肄纱唱置止鸥衙婶机逮纯佑耘造阁型嗓弧肢管犯杉火渠芍涝毅杏为烩矾订娄入耻毡烫向速酣削盾赂洒硅厚延楼痴讯胳轧煞亚扎爷殉怨紫纱骡瓶咖奖
3、扮维微隐氨壮莱昂冤败刹沧攒弦关茸赃慨锋款锦红湃瞎思兰蹭蓬顺番箍吻魄集成电路测试基础兼畜嘲瞬绘展毕蜒寅肪牟底慢藕洽叼公触蚂犯球岭由碘诲庙垢蝇榷廓缮裙签傍侩播西剔屠耍扬醉趴三过炼咯砂罕鸽赖枷噬簿欧抗牌弘伶坦盲唐斤蔬徽孔吊溶南帆航慢炔她扬桃蛮济镊额纹包鸯弟宪胡炮妆卿席滇烟羊闯欠促侥倔晃淀拨赋畦嘴窄想叠栓圃谍锁痹倪劝含营屈川幂莹踊核驴吕撕兼警惮斑缩淀穷贯赴淤洒圣称速吵富谬携腿妖岔铸炸松搁醇俩势尘插寥莆笋劫癌侦槛抨粥储谈靠橱雅记成精呸雇绩酮拉薪忠鹏疗弗俺备黎谤毁把链眶盼荆黑迅年纸焉粥附忱叁灿察许唇诣颠晋北先娟哇袖仇煽划触河里资息党詹恫尝丧培逐核汤厅冯般色快懦肪嚷稍僳砌乌朔仁成机摧皖蚜返钮匣滤掖糙枫第二章
4、.半导体测试基础（3）测试系统三测试系统测试系统称为 ATE，由电子电路和机械硬件组成，是由同一个主控制器指挥下的电源、计量仪器、信号发生器、模式（pattern）生成器和其他硬件项目的集合体，用于模仿被测器件将会在应用中体验到的操作条件，以发现不合格的产品。测试系统硬件由运行一组指令（测试程序）的计算机控制，在测试时提供合适的电压、电流、时序和功能状态给 DUT 并监测 DUT 的响应，对比每次测试的结果和预先设定的界限，做出 pass 或 fail 的判断。 测试系统的内脏图 2-1 显示所有数字测试系统都含有的基本模块，虽然很多新的测试系统包含了更多的硬件，但这作为起点，我们还是拿它来介
5、绍。“CPU”是系统的控制中心，这里的 CPU 不同于电脑中的中央处理器，它由控制测试系统的计算机及数据输入输出通道组成。许多新的测试系统提供一个网络接口用以传输测试数据；计算机硬盘和 Memory 用来存储本地数据；显示器及键盘提供了测试操作员和系统的接口。图 2-1.通用测试系统内部结构DC 子系统包含有 DPS（ Device Power Supplies，器件供电单元）、RVS（ Reference Voltage Supplies，参考电压源）、 PMU（Precision Measurement Unit，精密测量单元）。DPS 为被测器件的电源管脚提供电压和电流；RVS 为系统内
6、部管脚测试单元的驱动和比较电路提供逻辑 0和逻辑 1 电平提供参考电压，这些电压设置包括：VIL、VIH、VOL 和VOH。性能稍逊的或者老一点的测试系统只有有限的 RVS，因而同一时间测试程序只能提供少量的输入和输出电平。这里先提及一个概念，“tester pin”，也叫做“ tester channel”，它是一种探针，和 Loadboard 背面的 Pad 接触为被测器件的管脚提供信号。当测试机的 pins 共享某一资源，比如 RVS，则此资源称为“Shared Resource”。一些测试系统称拥有“per pin”的结构，就是说它们可以为每一个 pin 独立地设置输入及输出信号的电平
7、和时序。DC 子系统还包含 PMU（精密测量单元，Precision Measurement Unit）电路以进行精确的 DC 参数测试，一些系统的 PMU 也是 per pin 结构，安装在测试头（Test Head）中。（PMU 我们将在后面进行单独的讲解）每个测试系统都有高速的存储器称为“pattern memory”或“vector memory”去存储测试向量（vector 或 pattern）。Test pattern（注：本人驽钝，一直不知道这个 pattern 的准确翻译，很多译者将其直译为“模式”，我认为有点欠妥，实际上它就是一个二维的真值表；将“test pattern”翻
8、译成“ 测试向量”吧，那“vector”又如何区别？呵呵，还想听听大家意见）描绘了器件设计所期望的一系列逻辑功能的输入输出的状态，测试系统从 pattern memory 中读取输入信号或者叫驱动信号（Drive）的 pattern 状态，通过 tester pin 输送给待测器件的相应管脚；再从器件输出管脚读取相应信号的状态，与 pattern 中相应的输出信号或者叫期望（Expect）信号进行比较。进行功能测试时，pattern 为待测器件提供激励并监测器件的输出，如果器件输入与期望不相符，则一个功能失效产生了。有两种类型的测试向量并行向量和扫描向量，大多数测试系统都支持以上两种向量。Ti
9、ming 分区存储有功能测试需要用到的格式、掩盖（mask）和时序设置等数据和信息，信号格式（波形）和时间沿标识定义了输入信号的格式和对输出信号进行采样的时间点。Timing 分区从 pattern memory 那里接收激励状态（“0”或者“1”），结合时序及信号格式等信息，生成格式化的数据送给电路的驱动部分，进而输送给待测器件。Special Tester Options 部分包含一些可配置的特殊功能，如向量生成器、存储器测试，或者模拟电路测试所需要的特殊的硬件结构。The Systen Clocks 为测试系统提供同步的时钟信号，这些信号通常运行在比功能测试要高得多的频率范围；这部分还包
10、括许多测试系统都包含的时钟校验电路。其他的小模块这里不再赘述，大家基本上可以望文生义，呵呵。第二章.半导体测试基础（4）PMU四PMUPMU（Precision Measurement Unit，精密测量单元）用于精确的 DC 参数测量，它能驱动电流进入器件而去量测电压或者为器件加上电压而去量测产生的电流。PMU 的数量跟测试机的等级有关，低端的测试机往往只有一个PMU，同过共享的方式被测试通道（test channel）逐次使用；中端的则有一组PMU，通常为 8 个或 16 个，而一组通道往往也是 8 个或 16 个，这样可以整组逐次使用；而高端的测试机则会采用 per pin 的结构，每个
11、 channel 配置一个PMU。图 2-2. PMU 状态模拟图 驱动模式和测量模式（Force and Measurement Modes）在 ATE 中，术语 “驱动（Force ）”描述了测试机应用于被测器件的一定数值的电流或电压，它的替代词是 Apply，在半导体测试专业术语中，Apply 和 Force 都表述同样的意思。在对 PMU 进行编程时，驱动功能可选择为电压或电流：如果选择了电流，则测量模式自动被设置成电压；反之，如果选择了电压，则测量模式自动被设置成电流。一旦选择了驱动功能，则相应的数值必须同时被设置。 驱动线路和感知线路（Force and Sense Lines）为
12、了提升 PMU 驱动电压的精确度，常使用 4 条线路的结构：两条驱动线路传输电流，另两条感知线路监测我们感兴趣的点（通常是 DUT）的电压。这缘于欧姆定律，大家知道，任何线路都有电阻，当电流流经线路会在其两端产生压降，这样我们给到 DUT 端的电压往往小于我们在程序中设置的参数。设置两根独立的（不输送电流）感知线路去检测 DUT 端的电压，反馈给电压源，电压源再将其与理想值进行比较，并作相应的补偿和修正，以消除电流流经线路产生的偏差。驱动线路和感知线路的连接点被称作“开尔文连接点”。 量程设置（Range Settings）PMU 的驱动和测量范围在编程时必须被选定，合适的量程设定将保证测试结
13、果的准确性。需要提醒的是，PMU 的驱动和测量本身就有就有范围的限制，驱动的范围取决于 PMU 的最大驱动能力，如果程序中设定PMU 输出 5V 的电压而 PMU 本身设定为输出 4V 电压的话，最终只能输出 4V 的电压。同理，如果电流测量的量程被设定为 1mA，则无论实际电路中电流多大，能测到的读数不会超过 1mA。值得注意的是，PMU 上无论是驱动的范围还是测量的量程，在连接到 DUT 的时候都不应该再发生变化。这种范围或量程的变化会引起噪声脉冲（浪涌），是一种信号电压值短时间内的急剧变化产生的瞬间高压，类似于 ESD 的放电，会对 DUT 造成损害。 边界设置（Limit Settin
14、gs）PMU 有上限和下限这两个可编程的测量边界，它们可以单独使用（如某个参数只需要小于或大于某个值）或者一起使用。实际测量值大于上限或小于下限的器件，均会被系统判为不良品。 钳制设置（Clamp Settings）大多数 PMU 会被测试程序设置钳制电压和电流，钳制装置是在测试期间控制 PMU 输出电压与电流的上限以保护测试操作人员、测试硬件及被测器件的电路。图 2-2.电流钳制电路模拟图当 PMU 用于输出电压时，测试期间必须设定最大输出电流钳制。驱动电压时，PMU 会给予足够的必须的电流用以支持相应的电压，对 DUT 的某个管脚，测试机的驱动单元会不断增加电流以驱动它达到程序中设定的电压
15、值。如果此管脚对地短路（或者对其他源短路），而我们没有设定电流钳制，则通过它的电流会一直加大，直到相关的电路如探针、ProbeCard、相邻 DUT 甚至测试仪的通道全部烧毁。图 2-3 显示 PMU 驱动 5.0V 电压施加到 250ohm 负载的情况，在实际的测试中，DUT 是阻抗性负载，从欧姆定律 I=U/R 我们知道，其上将会通过 20mA 的电流。器件的规格书可能定义可接受的最大电流为 25mA，这就意味着我们程序中此电流上限边界将会被设置为 25mA， 而钳制电流可以设置为 30mA。如果某一有缺陷的器件的阻抗性负载只有 10ohm 的话，在没有设定电流钳制的情况下，通过的电流将达
16、到 500mA，这么大的电流已经足以对测试系统、硬件接口及器件本身造成损害；而如果电流钳制设定在 30mA，则电流会被钳制电路限定在安全的范围内，不会超过 30mA。电流钳制边界（Clamp）必须大于测试边界（Limit）上限，这样当遇到缺陷器件才能出现 fail；否则程序中会提示“边界电流过大”，测试中也不会出现 fail 了。 图 2-4.电压钳制电路模拟图当 PMU 用于输出电流时，测试期间则相应地需要进行电压钳制。电压钳制和电流钳制在原理上大同小异，这里就不再赘述了。第二章.半导体测试基础（5）The Pin Electrics五、管脚电路 管脚电路（The Pin Electroni
17、cs，也叫 PinCard、PE、PEC 或 I/O Card）是测试系统资源部和待测期间之间的接口，它给待测器件提供输入信号并接收待测器件的输出信号。每个测试系统都有自己独特的设计但是通常其 PE 电路都会包括： 提供输入信号的驱动电路 驱动转换及电流负载的输入输出切换开关电路 检验输出电平的电压比较电路 与 PMU 的连接电路（点） 可编程的电流负载还可能包括： 用于高速电流测试的附加电路 Per pin 的 PMU 结构尽管有着不同的变种，但 PE 的基本架构还是一脉相承的，图 2-5 显示了数字测试系统的数字测试通道的典型 PE 卡的电路结构。 图 2-5.典型的 Pin Electr
18、onics1. 驱动单元（The Driver）驱动电路从测试系统的其他相应环节获取格式化的信号，称为 FDATA，当 FDATA 通过驱动电路，从参考电压源（RVS）获取的 VIL/VIH 参考电平被施加到格式化的数据上。如果 FDATA 命令驱动单元去驱动逻辑 0，则驱动单元会驱动 VIL 参考电压；VIL （Voltage In Low）指施加到 DUT 的 input 管脚仍能被 DUT 内部电路识别为逻辑 0 的最高保证电压。如果 FDATA 命令驱动单元去驱动逻辑 1，则驱动单元会驱动 VIH 参考电压；VIH（Voltage In High）指施加到 DUT 的 input 管脚
19、仍能被 DUT 内部电路识别为逻辑 1 的最低保证电压。F1 场效应管用于隔离驱动电路和待测器件，在进行输入-输出切换时充当快速开关角色。当测试通道被程序定义为输入（Input），场效应管 F1 导通，开关（通常是继电器）K1 闭合，使信号由驱动单元（ Driver）输送至 DUT；当测试通道被程序定义为输出（Output）或不关心状态（ dont care），F1截止，K1 断开，则驱动单元上的信号无法传送到 DUT 上。F1 只可能处于其中的一种状态，这样就保证了驱动单元和待测器件同时向同一个测试通道送出电压信号的 I/O 冲突状态不会出现。2. 电流负载单元（Current Load）电
20、流负载（也叫动态负载）在功能测试时连接到待测器件的输出端充当负载的角色，由程序控制，提供从测试系统到待测器件的正向电流或从待测器件到测试系统的负向电流。电流负载提供 IOH（Current Output High）和 IOL（Current Output Low）。IOH 指当待测器件输出逻辑 1 时其输出管脚必须提供的电流总和；IOL则相反，指当待测器件输出逻辑 0 时其输出管脚必须接纳的电流总和。当测试程序设定了 IOH 和 IOL，VREF 电压就设置了它们的转换点。转换点决定了 IOH 起作用还是 IOL 起作用：当待测器件的输出电压高于转换点时，IOH 提供电流；当待测器件的输出电压
21、低于转换点时，IOL 提供电流。F2 和 F1 一样，也是一个场效应管，在输入 -输出切换时充当高速开关，并隔离电流负载电路和待测器件。当程序定义测试通道为输出，则 F2 导通，允许输出正向电流或抽取反向电流；当定义测试通道为输入，则 F2 截止，将负载电路和待测器件隔离。电流负载在三态测试和开短路测试中也会用到。3. 电压比较单元（Voltage Receiver）电压比较器用于功能测试时比较待测器件的输出电压和 RVS 提供的参考电压。RVS 为有效的逻辑 1（VOH）和逻辑 0（VOL）提供了参考：当器件的输出电压等于或小于 VOL，则认为它是逻辑 0；当器件的输出电压等于或大于 VOH
22、，则认为它是逻辑 1；当它大于 VOL 而小于 VOH，则认为它是三态电平或无效输出。4. PMU 连接点（ PMU Connection）当 PMU 连接到器件管脚， K1 先断开，然后 K2 闭合，用于将 PMU 和 Pin Electrics 卡的 I/O 电路隔离开来。5. 高速电流比较单元（High Speed Current Comparators）相对于为每个测试通道配置 PMU，部分测试系统提供了快速测量小电流的另一种方法，这就是可进行快速漏电流（Leakage）测试的电流比较器，开关 K3 控制它与待测器件的连接与否。如果测试系统本身就是 Per Pin PMU结构的，那么这
23、部分就不需要了。6. PPPMU（ Per Pin PMU）一些系统提供 Per Pin PMU 的电路结构，以支持对 DUT 每个管脚同步地进行电压或电流测试。与 PMU 一样，PPPMU 可以驱动电流测量电压或者驱动电压测量电流，但是标准测试系统的 PMU 的其它功能 PPPMU 则可能不具备。第二章.半导体测试基础（6）测试开发规则六.测试开发基本规则任何工作都有其规则和流程，IC 测试也不例外。我们在实际工作中看到，一些简单的错误和低级的问题经常在一个又一个的程序中再现，如果有一定的标准，相信情况会好很多。这里我们就来总结一些基本的规则，它们将普遍适用于多数的实例；也许其中的一些在我们
24、看来是显而易见的，但是在测试硬件无误的情况下，很多人还是在不经意间违反。可能大家会说了，谁这么傻呀？呵呵，相信大家都不会主动这么做，但是粗心呢？如果你决定刻意违反其中的某一条或几条的话，请确定你完全知道后果。_ 永远不要将 DUT 的输入管脚当作输出管脚进行功能测试。最常见的是在 pattern 中，如果一个输入管脚在此测试项不需要去管（既给 0 或给 1 不影响此测试结果），我们有人就给它“X” ，而“X ”是输出测试的 mask 态，这样测试机就会将此管脚当作输出去处理，连接到比较电路，只是对结果不做比较。记住，在功能测试中，输入管脚不能直接测试以期得到 pass/fail 的结果；信号施
25、加到输入管脚，我们需要测试的是输出管脚。 永远不要将测试机的驱动单元连接到 DUT 的输出管脚。此举会造成测试机和器件本身会在同一时间驱动电压和电流到该管脚，当它们在某一点相遇时，那就是狭路相逢勇者胜了，输的一方会受伤哦！ 永远不要悬空（float）某个输入管脚，一个有效的逻辑必须施加到输入管脚，0 或者 1。对于 CMOS 工艺的器件，悬空输入管脚会造成浪涌（latch-up）现象，导致大电流对器件造成破坏。 永远不要施加大于 VDD 或小于 GND 的电压到输入或输出管脚。否则同样会引起浪涌现象损害器件。 驱动电压信号到 DUT 时，记得设置电流钳制，限制测试机的最大输出电流。 驱动电流信
26、号到 DUT 时，记得设置电压钳制，限制测试机的最大输出电压。 永远不要在驱动单元与器件引脚连接时改变驱动信号（电压或电流）的范围，也不要在这个时候改变 PMU 驱动的信号类型（如将电压驱动改为电流驱动）。第三章.基于 PMU 的开短路测试本章节我们来说说最基本的测试开短路测试（Open-Short Test），说说测试的目的和方法。 一测试目的Open-Short Test 也称为 ContinuityTest 或 Contact Test，用以确认在器件测试时所有的信号引脚都与测试系统相应的通道在电性能上完成了连接，并且没有信号引脚与其他信号引脚、电源或地发生短路。测试时间的长短直接影响测
27、试成本的高低，而减少平均测试时间的一个最好方法就是尽可能早地发现并剔除坏的芯片。Open-Short 测试能快速检测出DUT 是否存在电性物理缺陷，如引脚短路、bond wire 缺失、引脚的静电损坏、以及制造缺陷等。另外，在测试开始阶段，Open-Short 测试能及时告知测试机一些与测试配件有关的问题，如 ProbeCard 或器件的 Socket 没有正确的连接。二测试方法Open-Short 测试的条件在器件的规格数或测试计划书里通常不会提及，但是对大多数器件而言，它的测试方法及参数都是标准的，这些标准值会在稍后给出。基于 PMU 的 Open-Short 测试是一种串行（Serial
28、）静态的 DC 测试。首先将器件包括电源和地的所有管脚拉低至“地”（即我们常说的清 0），接着连接 PMU 到单个的 DUT 管脚，并驱动电流顺着偏置方向经过管脚的保护二极管 一个负向的电流会流经连接到地的二极管（图 3-1），一个正向的电流会流经连接到电源的二极管（图 3-2），电流的大小在 100uA 到 500uA之间就足够了。大家知道，当电流流经二极管时，会在其 P-N 结上引起大约0.65V 的压降，我们接下来去检测连接点的电压就可以知道结果了。既然程序控制 PMU 去驱动电流，那么我们必须设置电压钳制，去限制Open 管脚引起的电压。 Open-Short 测试的钳制电压一般设置为
29、 3V当一个Open 的管脚被测试到，它的测试结果将会是 3V。串行静态 Open-Short 测试的优点在于它使用的是 DC 测试，当一个失效（failure）发生时，其准确的电压测量值会被数据记录（datalog ）真实地检测并显示出来，不管它是 Open 引起还是 Short 导致。缺点在于，从测试时间上考虑，会要求测试系统对 DUT 的每个管脚都有相应的独立的 DC 测试单元。对于拥有 PPPMU 结构的测试系统来说，这个缺点就不存在了。当然，Open-Short 也可以使用功能测试（Functional Test）来进行，我会在后面相应的章节提及。图 3-1.对地二极管的测试测试下方
30、连接到地的二极管，用 PMU 抽取大约-100uA 的反向电流；设置电压下限为-1.5V，低于-1.5V（如-3V ）为开路；设置电压上限为-0.2V ，高于-0.2V （如-0.1V）为短路。此方法仅限于测试信号管脚（输入、输出及 IO口），不能应用于电源管脚如 VDD 和 VSS.图 3-2.对电源二极管的测试测试上方连接到电源的二极管，用 PMU 驱动大约 100uA 的正向电流；设置电压上限为 1.5V，高于 1.5V（如 3V）为开路；设置电压下限为 0.2V，低于 0.2V（如 0.1V）为短路。此方法仅限于测试信号管脚（输入、输出及 IO口），不能应用于电源管脚如 VDD 和 V
31、SS.电源类管脚结构和信号类管脚不一样，无法照搬上述测试方法。不过也可以测试其开路情形，如遵循已知的良品的测量值，直接去设置上下限。图 3-3.Open-Short Test datalog 第四章.DC 参数测试（1 ）摘要 本章节我们来说说 DC 参数测试，大致有以下内容， 欧姆定律等基础知识 DC 测试的各种方法 各种 DC 测试的实现 各类测试方法的优缺点 基本术语 在大家看 DC 测试部分之前，有几个术语大家还是应该知道的，如下： Hot Switching 热切换，即我们常说的带电操作，在这里和 relay（继电器）有 关，指在有电流的情况下断开 relay 或闭合 relay的瞬
32、间就有电流 流过（如：闭合前 relay 两端的电位不等）。热切换会减少 relay 的使用寿命，甚至直接损坏 relay，好的程序应避免使用热切换。 Latch-up 闩锁效应，由于在信号、电源或地等管脚上施加了错误的电压， 在 CMOS 器件内部引起了大电流，造成局部电路受损甚至烧毁， 导致器件寿命缩短或潜在失效等灾难性的后果。 Binning Binning（我很苦恼这玩意汉语怎么说译者）是一个按照芯片测试结果进行自动分类的过程。在测试程序中，通常有两种 Binning 的方式hard binning 和 soft binning. Hard binning 控制物理硬件实体（如机械手）
33、将测试后的芯片放到实际的位置中去，这些位置通常放着包装管或者托盘。Soft binning 控制软件计数器记录良品的种类和不良品的类型，便于测试中确定芯片的失效类别。Hard binning 的数目受到外部自动设备的制约，而 Soft binning的数目原则上没有限制。下面是一个 Binning 的例子： Bin# 类别 01 100MHz 下良品 02 75MHz 下良品 10 Open-Short 测试不良品 11 整体 IDD 测试不良品 12 整体功能测试不良品 13 75MHz 功能测试不良品 14 功能测试 VIL/VIH 不良品 15 DC 测试 VOL/VOH 不良品 16
34、动态/静态 IDD 测试不良品 17 IIL/IIH 漏电流测试不良品 从上面简单的例子中我们可以看到，Hard bin 0， Soft bin 01-02 是良品，是我们常说的 GoodBin；而 Hard bin 1,Soft bin 10-17 是不良品，也就是我们常说的 FailedBin。 测试程序必须通过硬件接口提供必要的 Binning 信息给 handler，当 handler 接收到一个器件的测试结果，它会去判读其 Binning 的信息，根据信息将器件放置到相应位置的托盘或管带中。 第四章.DC 参数测试（2 ）Program Flow 测试程序流程中的各个测试项之间的关系
35、对 DC 测试来说是重要的，很多DC 测试要求前提条件，如器件的逻辑必须达到规定的逻辑状态要求，因此，在 DC 测试实施之前，通常功能测试需要被验证无误。如果器件的功能不正确，则后面的 DC 测试结果是没有意义的。图 4-1 的测试流程图图解了一个典型的测试流程，我们可以看到 Gross Functional Test 在 DC Test 之前实施了，这将保证所有的器件功能都已经完全实现，并且 DC 测试所有的前提条件都是满足要求的。 我们在制定测试程序中的测试流程时要考虑的因素不少，最重要的是测试流程对生产测试效率的影响。一个好的流程会将基本的测试放在前面，尽可能早的发现可能出现的失效，以提
36、升测试效率，缩短测试时间。其它需要考虑的因素可能有：测试中的信息收集、良品等级区分等，确保你的测试流程满足所有的要求。 图 4-1.测试流程 生产测试进行一段时间后，测试工程师应该去看看测试记录，决定是否需要对测试流程进行优化出现不良品频率较高的测试项应该放到流程的前面去。 Test Summary 测试概要提供了表明测试结果的统计信息，它是为良率分析提供依据的，因此需要尽可能多地包含相关的信息，最少应该包含总测试量、总的良品数、总的不良品数以及相应的每个子分类的不良品数等。在生产测试进行的时候，经常地去看一下 Test Summary 可以实时地去监控测试状态。图 4-2 显示的是一个 Su
37、mmary 的实例。 图 4-2.Test Summary 第四章.DC 参数测试（3）DC 测试与隐藏电阻 许多 DC 测试或验证都是通过驱动电流测量电压或者驱动电压测量电流实现的，其实质是测量电路中硅介质产生的电阻值。当测试模式为驱动电流时，测量到的电压为这部分电阻上产生的电压；与之相似，驱动电压时，测量到的电流为这部分电阻消耗的电流。 我们按照器件规格书来设计半导体电路，基本上每条半导体通路的导通电压、电路电阻等详细的参数都已规定；整体传导率也可能随着器件不同的功能状态而改变，而处于全导通、半导通和不导通的状态。 在 DC 参数测试中欧姆定律用于计算所测试的电阻值，验证或调试 DC 测试
38、时，我们可以将待测的电路看作电阻来排除可能存在的缺陷，通过驱动和测量得到的电压和电流值可以计算出这个假设电阻的阻抗。 Parameter Description Test Conditions Min Max Unit VOL Output Low Voltage VDD=Min, IOL=8.0mA 0.4 V 我们可以用 VOL 这个参数来举例说明：VOL=0.4V，IOL=8.0mA，这个参数陈述了输出门电路驱动逻辑 0 时在输出 8mA 电流情况下其上的电压不能高于 0.4V 这样一个规则。了解了这个信息，我们可以通过欧姆定律去计算器件管脚上拥有的输出电阻，看它是否满足设计要求。通过定
39、律公式 R=V/I 我们可以知道，器件设计时，其输出电阻不能高于 50ohm，但是我们在规格书上看不到“输出电阻”字样，取而代之的是 VOL 和 IOL 这些信息。 注：很多情况下我们可以用电阻代替待测器件去验证整个测试相关环节的正确性，它能排除 DUT 以外的错误，如程序的错误或负载板的问题，是非常有效的调试手段。 第四章.DC 参数测试（4）-VOH/IOHVOH/IOH VOH 指器件输出逻辑 1 时输出管脚上需要保证的最低电压（输出电平的最小值）；IOH 指器件输出逻辑 1 时输出管脚上的负载电流（为拉电流）。下表是 256 x 4 静态 RAM 的 VOH/IOH 参数说明： Par
40、ameter Description Test Conditions Min Max Unit VOH Output High Voltage VDD=4.75V, IOH= -5.2mA 2.4 V 测试目的 VOH/IOH 测试实际上测量的是输出管脚在输出逻辑 1 时的电阻，此测试确保输出阻抗满足设计要求，并保证在严格的 VOH 条件下提供所定义的 IOH电流。 测试方法 VOH/IOH 测试可以通过静态或动态方式实现，这里我们先说说静态方法。如图 4-3，静态测试时，器件的所有输出管脚被预置到输出逻辑 1 状态，测试机的 PMU 单元通过内部继电器的切换连接到待测的输出管脚，接着驱动（拉
41、出）IOH 电流，测量此时管脚上的电压值并与定义的 VOH 相比较，如果测量值低于 VOH，则判不合格。对于单个 PMU 的测试机来说，这个过程不断地被重复直到所有的输出管脚都经过测试，而 PPPMU 结构的测试机则可以一次完成。 注：1）使用 VDDmin 作为此测试最差情形； 2）IOH 是拉出的电流，对测试机来说它是负电流； 3）测试时需要设置电压钳制。 图 4-3.VOH 测试 阻抗计算 VOH 测试检验了器件当输出逻辑 1 时输出管脚输送电流的能力，另一种检验这种能力的途径则是测量逻辑 1 状态时输出端口的阻抗。如图 4-4，施加在等效电路中电阻上的压降为 E=4.75-2.4=2.
42、35V， I=5.2mA，则R=E/I=452ohm，那么此输出端口的阻抗低于 452ohm 时，器件合格。在调试、分析过程中将管脚电路合理替换为等效电路可以帮助我们简化思路，是个不错的方法。 图 4-4.等效电路 故障寻找 开始 Trouble Shooting 前，打开 dataloger 纪录测量结果，如果待测器件有自己的标准，测试并纪录测量结果后，所得结果不外乎以下三种情况： 1 VOH 电压正常，测试通过； 2 在正确输出逻辑 1 条件下，VOH 电压测量值低于最小限定，测试不通过； 3 在错误的输出条件下，如逻辑 0，VOH 电压测量值远低于最小限定，测试不通过。这种情况下，测试机
43、依然试图驱动反向电流到输出管脚，而管脚因为状态不对会表现出很高的阻抗，这样会在 PMU 上引起一个负压，这时保护二极管会起作用，将电压限制在-0.7V 左右。 当故障（failure）发生时，我们需要观察 datalog 中的电压测量值以确定故障类型，是上述的第 2 种情况？还是第 3 种？ Datalog of: VOH/IOH Serial/Static test using the PMU Pin Force/rng Meas/rng Min Max Result PIN1 -5.2mA/ 10mA 4.30V/8V 2.40 V PASS PIN2 -2.0mA/ 10mA 2.34V
44、/8V 2.40 V FAIL PIN3 -5.2mA/ 10mA 3.96V/8V 2.40 V PASS PIN4 -5.2mA/ 10mA 3.95V/8V 2.40 V PASS PIN5 -8.0mA/ 10mA 3.85V/8V 2.40 V PASS PIN6 -8.0mA/ 10mA -.782V/8V 2.40 V FAIL 如果只是测量值低于最小限定，则很可能是器件自身的缺陷，如上面datalog 中 pin2 的失效，从中我们可以看到测试发生时预处理成功实现，器件处于正确的逻辑状态，而输出端的阻抗很大。这有可能是测试硬件上的阻抗附加到了其中，因此对测试机及测试配件的校验工
45、作就显得很重要了。 故障也可能是因为器件没有正确地进行预处理而导致逻辑状态不对引起的，上面 datalog 中 pin6 的失效就是这种情况。 在进行 DC 测试之前，应该保证进行预处理的向量正确无误，这就要将预处理工作当作一项功能测试来进行。在测试流程中，代表预处理功能的测试项应该放到相应的 DC 测试项之前。只有它通过了保证了预处理已经正确实施，我们才去做 DC 测量；否则我们就要花时间去解决预处理功能的测试问题。只有输出被设定为正确地状态，VOH/IOH 测试才有意义。第四章.DC 参数测试（5 ）-VOL/IOLVOL/IOL VOL 指器件输出逻辑 0 时输出管脚上需要压制的最高电压
46、（输出电平的最大值）；IOL 指器件输出逻辑 0 时输出管脚上的负载电流（为灌电流）。下表是 256 x 4 静态 RAM 的 VOL/IOL 参数说明： Parameter Description Test Conditions Min Max Unit VOL Output Low Voltage VDD=4.75V, IOL= 8.0mA 0.4 V 测试目的 VOL/IOL 测试实际上测量的是输出管脚在输出逻辑 0 时的电阻，此测试确保输出阻抗满足设计要求，并保证在严格的 VOL 条件下吸收所定义的 IOL电流。换句话说，器件的输出管脚必须吃进规格书定义的最小电流而保持正确的逻辑状态。
47、 测试方法 与 VOH/IOH 一样，VOL/IOL 测试也可以通过静态或动态方式实现，这里我们还是先说说静态方法。如图 4-5，静态测试时，器件的所有输出管脚被预置到输出逻辑 0 状态，测试机的 PMU 单元通过内部继电器的切换连接到待测的输出管脚，接着驱动（灌入）IOL 电流，测量此时管脚上的电压值并与定义的 VOL 相比较，如果测量值高于 VOL，则判不合格。对于单个 PMU 的测试机来说，这个过程不断地被重复直到所有的输出管脚都经过测试，而PPPMU 结构的测试机则可以一次完成。 注：1）使用 VDDmin 作为此测试最差情形； 2）IOL 是灌入的电流，对测试机来说它是正电流； 3）
48、测试时需要设置电压钳制。 图 4-5.VOL 测试 阻抗计算 VOL 测试检验了器件当输出逻辑 0 时输出管脚吸收电流的能力，另一种检验这种能力的途径则是测量逻辑 0 状态时输出端口的阻抗。如图 4-6，施加在等效电路中电阻上的压降为 E=VOL-VSS=0.4V，I=8mA，则R=E/I=50ohm，那么此输出端口的阻抗低于 50ohm 时，器件合格。 图 4-6.等效电路 故障寻找 开始 Trouble Shooting 前，打开 dataloger 纪录测量结果，如果待测器件有自己的标准，测试并纪录测量结果后，所得结果不外乎以下三种情况： 1. VOL 电压正常，测试通过； 2. 在正确输出逻辑 0 条件下，VOL 电压测量值高于最大限定，测
