1、一、填空题1(83.1 )10=(1010011.00011010 )2=( 53.1A)16=(10000011.0001)BCD2逻辑代数的基本逻辑运算有 与 、或、非3种。3将变量的全部最小项分别用一个小方块表示，并使具有逻辑相邻性的最小项在几何位置上也相邻地排列在一起而得到的图形称为 卡诺图 。4现有一个存储容量为256k4位的RAM 存储器，则该存储器RAM 的地址线有 18 根。5图 1.5 所示为某计数器的时序图，由此可判定该计数器是 6 进制计数器。 FABC PQ0Q1Q2图1.5 图1.66某一门电路的工作波形如图1.6所示，其中A、B是输入端，F是输出端。则F的逻辑表达式
2、为 F=AB=（A+B） 。7将模拟信号转化为数字信号，需要采用A/D 转换器。实现A/D 转换一般要经过采样、保持、量化和 编码 等4个过程。8逻辑函数的反演规则指出，对于任意一个函数 F，如果将式中所有的与、或运算互换， 0、1 互换，原变量与反变量互换，就得到 F 的反函数 。F9格雷码的特点是任意两个相邻的代码中仅有_1_位二进制码不同。 10输出 n 位代码的二进制编码器，一般有 _2n_个输入信号端。11在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且还和 电路的原来状态有关者，都叫做时序逻辑电路。12A/D 转换过程是通过取样、保持、_、编码四个步骤完成的。13当
3、 J=K=_1_时，JK 触发器 。nQ114n 位二进制加法计数器的最大计数值为_2 n-1_。 15自动产生方波信号的电路称为_多谐振荡器_。16当RAM 的字数够用、位数不 够用时，应扩 展位数。其方法是将各片RAM 的 _地址_端、R/W端 和CS 端并联起来即可。17在任何一组变量取值下，两个不同最小项的乘积恒为 0 。18TTL 门电 路中，可以实现“线与”逻辑功能的是 OC 门。19三态门可能输出的三种状态是 0 态、1 态 和 高阻态 。20图 1.20 电路中，当输入信号 A 的状态为 0 电平时，门G1 带拉电流负载。 1A 1G1G2L图 1.2021在组合逻辑电路中，若
4、其输出函数表达式满足 或AFF= AA ，就可能出 现冒险现象。22容量为 64k8 位的 RAM 有地址线 16 根。23由 555 构成的电路如图 1.23 所示，该单稳态电路的输出电压 vO的脉宽为 1.1RC 。 vIR4 8762CvCVD D1 5vO35 5 5DvI 1vI 20 . 0 1 F图 1.2324.石英晶体振荡器的主要优点是( _频率稳定度高_ )。25.施密特触发器具有_回差_特性，定义该特性参数V T = VT+-VT-。26. 描述时 序逻辑电路表达方程式有 输出方程 、状态方程 、和激励方程。27. TTL 电路，若反相器 输入端接地电阻 ，则输出为 1；
5、如果K7.0R,则输出为 0；如果 ,则输出处于 线性 状态。K5.2R5.2K7.28 根据需要选择一路信号送到公共数据线上的电路叫数据选择器。29 对于一个频率有限的模拟信号，设其最高频率分量的频率为 fmax，在取样后为了无失真地恢复原始输入信号频谱，取样时必须满足取样频率：f s2fMAX。30.若要设计一个脉冲序列为 1101001110 的序列脉冲发生器，应选用_4_个触发器。31.把一个五进制计数器与一个四进制计数器串联可得到_20_进制计数器。32.电路噪声容限愈大，其抗干扰能力_越强_。33.N 个触发器可以构成最大计数长度（进制数）为_2 N_的计数器。34触发器有两个稳态
6、，它们是_0_和_1_。35触发器的特征是在_时钟_的作用下可以接收和保持信号。36触发器的功能是在时钟脉冲作用下，可以接收、_保持_和输出信号。37锁存器是在时钟的有效电平内接收信号，触发器是在时钟的_上升沿_或下降沿_接收信号。38JK触发器的特征方程是_ 。二、选择题1十进制数87所对应的十六进制数和8421BCD码分别为 B 。 A87H，(10000111)8421BCD B57H，(10000111)8421BCDCA7H，(10100111)8421BCD D57H，(01010111)8421BCD2设某函数的表达式为 ，则 = A 。 ）（ ECAFFA B C DED EC
7、B3如图 2.3 所示 TTL 门电路，当 =0 时，F 的状态为 A 。 NA B C DFB 1 1EBE NAF图 2.34假设 JK 触发器的现态 Qn=0，要求 Qn+1=0，则应使 B 。 AJ=，K=0 BJ=0，K= CJ=1，K= DJ=K=15某10位D/A转换器，当输入为D=0100000000B时，输出电压为1.6V。当输入D=1000010000B时，输出电压为 B 。 A3.15V B3.30V C3.60V D都不是6n 个变量的逻辑函数应该有 C 个最小项。 A2n Bn2 C2 n D 2 n -1 7时序逻辑电路的一般结构由组合电路与 B 组成。A全加器 B
8、存储电路 C译码器 D选择器8TTL 与非 门扇出系数的大小反映了与非门_B_能力的大小。 A抗干扰 B带负载 C 工作速度 D都不是9用_D_片 1k4 位的 ROM 可以扩展实现 16k8 位 ROM的功能。 A4 B8 C16 D3210设图 2.10 中所有触发器的初始状态皆为 0，找出在时钟信号作用下，输出 Q 恒为 0 的是 C 。 C PC PC P C 1C 1C 11 J1 K1 D1 J1 K1 QQQC P C 11 J1 KQ1A B C D图 2.1011由 n 位寄存器组成的环型移位寄存器可以构成 A 进制计数器。 A. n B. 2n C.4n D. 无法确定12
9、下列几种 A/D 转换器中，转换速度最快的是 A 。 A并行 A/D 转换器 B计 数型 A/D 转换器C逐次逼近型 A/D 转换器 D双积分 A/D 转换器 13分辨率为 0.1%的 D/A 转换器其数字量的位数约为 B 。 A8 位 B10 位 C12 位 D14 位 14下列门电路能实现“线与” 逻辑功能的门电路是：（ B ）。（A）与非门 （B）集电极开路门 （C）三态逻辑门 （D）或非门15用 555 定时器构成的单稳态电路，增大控制端 5 脚 VCO的电压可使单稳输出脉冲( D ).A.幅度增大 B.幅度减小 C.宽度减小 D.宽度增大16A/D 转换通常经过取样、保持、量化和编码
10、四个步骤,其取样频率至少是模拟信号最高频率的几倍（ A ）。A. 2 B. 1C. 3 D. 417“与非” 运算结果是逻辑 0 的输入情况是（B ）。A全部输入是 0 B全部输入是 1C任一 输入 为 0，其他输入为 1 D任一 输入为 118石英晶体振荡器的主要优点是( A )A频 率稳定度高 B电路简单C振 荡频率高 D振 荡频率低1912 位二进制的 DAC 电路，它的分辨率为（ C ）A. 1/24 B. 1/12 C. 1/4095 D. 1/409620数字信号的特点是（ D ）A在时间上和幅值上都是连续的B在 时间上是离散的，在幅 值上是连续的C在 时间上是 连续的，在幅值上是
11、离散的D在时间上和幅值上都是不连续的21.CMOS 非门的组成是由 PMOS 和 NMOS 互补对称连接起来的，将 PMOS 的栅极 G1和 NMOS 的栅极 G2接在一起作输入，而其输出则是_连接起来。 （ D ）A.PMOS 的源极 S1和 NMOS 的源极 S2 B.PMOS 的源极 S1和NMOS 的漏极 D2C.PMOS 的漏极 D1和 NMOS 的源极 S2 D.PMOS 的漏极 D1和NMOS 的漏极 D222.用 4 片 256 字 位的 RAM 构成 1024 字4 位 RAM 时，一般采用字扩展的办法，这时高位地址码 A8、A9需经_后送到各片256 字4 位的片 选端以实
12、现字扩展。 （ A ）A.24 线译码器 B.4 选 1 数据选择器C.1 路 4 路分配器 D.42 线编码器23.根据 555 定时器的功能表可知，欲使其输出处于高电平状态，则其控制端 UTH、 及 R 的情况应分别为（ B ）TA.大于 VCC、大于 VCC、1 B.小于 VCC，小于 VCC、1323323C.任意、任意、0 D.小于 VCC、大于 VCC、124.某 CMOS 石英多谐振荡器产生 f=32768Hz 的基准信号，现欲得到一个秒脉冲，则至少需要 74161 四位二进制加法计数器（ A ）.A.15 个 B.10 个C.3 个 D.4 个25.在输出为 10 位二进制的
13、A/D 转换器中，若 UREF=-10V，当输入模拟电压为 U1=7.5V 时，输出数字量 D 应为（ C ）.A.1000000000 B.1011100111C.1100000000 D.都不是26一只四输入端与非门，使其输出为 0 的输入变量取值组合有_种。( D ).A15 B.8C.7 D.127某集成电路芯片，查手册知其最大输出低电平 UOLmax=0.5V，最大输入低电平 UILmax=0.8V，最小输出高电平 UOHmin=2.7V，最小输入高电平 UIHmin=2.0V，则其高电平噪声容限 UNH=( C ).A0.3V B.0.6VC.0.7V D.1.2V28下列电路中，
14、不属于时序逻辑电路的是( B )A计 数器 B.全加器C.寄存器 D.锁存器29某 8 位 D/A 转换器，当输入全为 1 时， 输出电压为 5.10V，当输入 D=（10000000）2时，输出电压为( B )A5.10V B.2.56VC.1.28V D.都不是30以下电路中常用于总线应用的有（ A ）A.三态门 B.OC 门C.漏极开路门 D.CMOS 与非门31某移位寄存器的时钟脉冲频率为 100KHZ，欲将存放在该寄存器中的数左移 8 位，完成该操作需要_时间。 （ B ）A.10s B.80sC.100s D.800ms32为实现将 JK 触发器转换为 D 触发器，应使（ A ）A.J=D,K= B.K=D,J=DDC.J=K=D D.J=K=33下列 A/D 转换器的转换速度最慢的是（ C ）A.计数型 A/D 转换器 B.逐次渐进型 A/D 转换器C.双 积 分型 A/D 转换器 D.并联比较型 A/D 转换器34要使 TTL 与非门工作在转折区，可使输入端对地外接电阻 RI（ C ）A.R ON B.R OFFC.ROFFR IR ON D.R OFF35在下列触发器中，有约束条件的是（ C ）A.主从 JK 触发器 B.主从 D 触发器C.同步 RS 触发器 D.边沿 D 触发器
