实验四 组合逻辑器件.doc

1、1/3实验四 组合逻辑器件设计一、实验目的1. 了解 ABEL 语言的编程、下载的方法；2. 了解一个简单的组合逻辑器件的设计方法；3. 了解 MACH 芯片的使用方法。4. 熟悉在系统编程的使用，了解现场可编程器件的开发过程，为后一个实验“设计扩展指令“做准备。二、实验指导1. 实验环境、设备与必要技术说明(1) MACH 的输入可以来自指令寄存器 IR，而 IR 可以接收内部总线上的数据，内部总线可以接收 16 位数据开关的内容，因此可以通过 16 个开关向 MACH 提供输入信号，即开关（经SWTOIB244）内部数据总线 IB指令寄存器 IRMACH。为此，教学计算机选择单步、手拨（可

2、将开关数据经 SWTOIB244 送到 IB） ，并使 DC2=001（使/GIR 有效，确保 IR 接收 IB 上的数据） 。(2) MACH 的输出可以选择 33 个控制信号（因为教学机实验箱有指示灯） ，因为这些信号还与其他 3 组线路的输出直接连接在一起，故需要把控制开关置成联机（阻断脱机运算时 24 个微型开关提供的信号） ，同时还要选择组合逻辑（阻断微程序控制） 。故本次实验必须将开关置成 11101，即单步、手拨、组合、16 位、联机。2. 参考：用 MACH 实现一个 2-4 译码器。MODULE MACHTITLE 2-4 decoderDECLARATIONS“输入引脚声明

3、IR8,IR9,IR10,IR11,IR12,IR13,IR14,IR15 pin 4350;IR0 pin 63; IR1 pin 68;IR2 pin 18;IR3 pin 13;IR4 pin 37;IR5 pin 38;IR6 pin 35;IR7 pin 36;MACH_ON pin 10; “MACH output control“输出引脚声明_MIO pin 55 istype com;REQ pin 58 istype com;_WE pin 56 istype com; “Access I/O and MemoryA0,A1,A2,A3 pin 58 istype com;B

4、3,B2,B1,B0 pin 9699 istype com;SCi0,SCi1 pin 2223 istype com;SSH0,SSH1 pin 2021 istype com;2/3I8,I7,I6 pin 8183 istype com;I5,I4,I3 pin 5961 istype com;I2,I1,I0 pin 7476 istype com;SST0,SST1,SST2 pin 2426 istype com;DC1_0,DC1_1,DC1_2 pin 3133 istype com;DC2_2,DC2_1,DC2_0 pin 8688 istype com;NewIns p

5、in 73 istype com;“SettingsAll = A0A3,B0B3,SCi0,SCi1,SSH0,SSH1,SST0SST2,I8I0,DC1_0DC1_2,DC2_0DC2_2;EQUATIONS“=“在下面添加逻辑表达式“2-4 译码器， IR0、IR1 输入，IR2 使能控制，A0A3 为 4 输出A0=!( !IR2 A1=!( !IR2 A2=!(!IR2 A3=!(!IR2 “=DC2_2 =0;DC2_1 =0;DC2_0 =1; “DC2=001，即/GIR 有效，IR 接收 IB 上的数据NewIns=0; “阻断 GAL1，2，5，7 输出All.OE=MA

6、CH_ON; “组合逻辑时有输出END3. 在 ispLEVER 中完成上述 2-4 译码器的设计(1) 打开 ispLEVER，新建一个工程(FileNew Project)，工程类型选择 Schematic/ABEL 类型。(2) 双击器件图标，因为实验的 MACH 是 Lattice iM4A5-128/64，故在 family 中选择 ispMACH4 A5，device 选择 M4A5-128/64。(3) 导入一个已有的源文件或新建源文件(4) 编译 ABEL 源文件：单击要编译的 ABEL 文件，双击右侧窗口的 “Compile Logic”(5) 生成 JEDEC 文件：单击器

7、件图标，双击右侧窗口的“Fit Design ”，后续对话框选确定。(6) 打开 ispVM Systme，将前一步生成的 jed 文件写入 MACH 芯片三、实验设备微机、JTAG 电缆、组成原理实验箱。四、实验前准备1. 了解 ABEL-HDL 语言的编程方法和一个简单的程序所必须的结构。2. 设计自己的组合逻辑器件。3. 编写 ABEL-HDL 语言程序。4. 仔细阅读实验指导书。3/3五、实验内容以下各题均要有源代码、测试数据。1. 在 MACH 上设计一个二选一选择器。2. 在 MACH 上设计一个四位的或门。3. 在 MACH 上设计一个一位全加器。4. 在 MACH 上设计一个四位全加器。5. 在 MACH 上设计一个四位的 ALU，要求有加法功能和逻辑或功能。六、实验报告要求1. 写出实验目的、准备。2. 写出所设计的组合逻辑器件名称、真值表，ABEL-HDL 语言程序清单。3. 写出实验步骤和实验结果。4. 实验后的心得。