1、智能 频 率测试 仪 设 计专业：应用电子技术班级：09 应电 2 班学号：2009061595姓名：崔建宇指导老师：董卫军1 前言本次设计是以 STC12C5A3252 单片机为控制核心的频率及相位测试仪。本次设计可完成对信号频率的频率测量和相位差测量。要求测量频率的范围为 20Hz 到 20KHz，相位的范围为 0到360。可通过按键实现测频或测相，用 LED 数码管直接显示读数，显示清晰直观。误差小，稳定性高。设计要求:功能要求可以测量被测信号的频率。使用多周期同步测量原理，实现全频段等精度测量。输入采用交流耦合方式。使用 220V/50Hz 交流电源，设置电源开关、电源指示灯和电源保护
2、功能。主要技术指标测量频率范围：1Hz1MHz测量误差：0.01%（全频段）额定输入信号电压：500mV最大输入信号电压：100V输入阻抗：1M显示方式：6 位 LED 数码管显示被测信号的频率。2 总体方案设计2.1 方案比较2.1.1 方案一方案一的结构框图如下图 2.1 所示。整形电路STC12C5A3252整形电路移相电路待测信号 2待测信号 1输入信号键盘控制切换LED 显示图 2.1 方案一方框图2.1.2 方案二方案二的结构框图如下图 2.2 所示。整形电路整形电路FPGA AT89C51LED 显示AB待测信号 1待测信号 2图 2.2 方案二方框图2.2 方案论证本设计要完成
3、信号频率的测量和相位差的测量。设计中有两路输入信号，也是被测量信号，它们是两个频率相同的正弦信号，频率范围为 20Hz 到 20KHz，幅度为 1 到 5V（可以扩展到（0.3到 5V） ，但两者幅度不一定相等。 令正弦信号为 ，式中： 称为幅值tAm0sintmA（最大值） ，且 = , 称为有效值； 称为相位， 称为初相位， 称为角mA2t0频率。 、 、 称为正弦量的三要素。0方案一和方案二的比较见表 2.1。表 2.1 方案一和方案二的比较方案项目方案一 方案二芯片部分 741 741整形部分 LM324 LM339信号转换部分 74HC08 FPGA 适配板单片机部分 STC12C5
4、A3252 AT89C51显示部分 LED LED只有两个同频率的（正弦）信号才有相位差的概念。不妨令两个同频率的正弦信号为 011sintAtm022sintAtm则相位差 ，由此可看出，相位差在数值上等于初相位之0101t差， 是一个角度。不妨令 ,式中 是相位差 对应的时间差，且令 为周期信号，则有比例关系 :T TT360= : ,可以推导得到 = 360TT此式说明，相位差 与 一一对应，可以通过测量时间差 及周期信号 的测量，也就 TT是时间的测量，而时间的测量则要用到电子计数器。信号频率的测量可以采用直接测频率的方法和周期测频率的方法。一般信号频率较高时，采用直接测频率法，而信号
5、频率较低时，采用测周期的方法。用直接测频率的方法获得信号频率即是让定时器/计数器 T1 对外部事件计数，而让定时器/计数器 T1 定时 1s，只有在这 1s 内 T1 启动对外部事件（即信号 I）计数，则 T1的计数值就是待测信号的频率。用测周期的方法获得信号频率即是对 I 进行 2 分频后的波形中，高电平的宽度正好对应 I 的周期，我们将此高电平信号作为单片机内部定时器的硬件启动/停止信号，便可测得周期 T,由公式 ,得频率 。Tf1f方案一工作原理：两路待测信号经整形后变成了矩形波信号 1 和 2，1 和 2 是同频率，不同相位的矩形波。（1）频率的测量：STC 对信号频率的测量可以采用直
6、接测量法和测周期法。一般信号频率较高时采用直接测量法，而信号频率较低时用测周期法。本设计我组采用测周期法。由图 2.1.2 可知，将输入信号送入单片机再对高电平进行扫描，记录在 1s 内高电平出现的次数 N，则 N 就是测得的频率。信号图 2.3 输入信号图（2）相位差的测量我组用一个与门将两输入的待测信号比较后叠加，而输出的波形中，正脉冲宽度就是要测量的待测 1 和待测 2 相位差所对应的时间差 t，跟据公式可得相位值。如图 2.4 所示。信号 1信号 2与门输 出图 2.4 相位比较图方案一工作原理：让 FPGA 实现数据的采集，即待测信号的频率 f、两路输入信号的相位差所对应的时间差 t
7、 分别转换为二进制数据，供 STC 单片机读取使用。STC 从 FPGA 获取数据并经过 CPU 计算、转换等有关处理后，得到信号的频率和相位差并送 LED 数码管显示。待测信号 1、待测信号 2 经整形电路处理后，变为矩形波，不妨令其为 A、B，可以认为A、B 为两个同频率的有相位差的矩形波。FPGA 通过对整形后的信号 A、B 的处理，要获得二进制数形式表示的信号频率以及相位差对应的时间差。（1）频率的测量。对频率的测量采用测周期的方法，即在信号周期 T 时间内，对时标信号进行计数。设时标信号的频率为 f，时标信号周期为 T，对信号 A 二分频都得信号高平宽度就是信号周期 T，此高电平宽度
8、作为闸门的控制信号，控制计数器在 T 时间内对 f 进行计数，则有N/F=T，被测信号的频率为:f=1/T=f/N上式中 N 计数器的计数值，当 f 一定时，它的大小表示信号频率的大小。（2）相位差对应的时间差 T 的测量。对相位差的测量跟频率测量的方法类似，不过闸门控制信号为 AB 的高电平宽度，则有:N/f=T（3）f 的确定及其 FPGA 的二进制数据位数的确定。因为相位差测量的绝对误差 ，而 FPGA在测量 T 时有一个字的误差，对待测信号频率 f=20kHz 而言，下式成立： = ：50us2T360则有0.278us即 FPGA 采集相位差对应时间差 T 时，至少要能分辨出 0.2
9、87us 的时间间隔比较方案一和方案二可以看出：（1）方案一比方案二更加可靠；（2）使用到的元器件也都是我们所常用到的一些元件，如：74HC138 译码器，74HC573 锁存器，按键等；（3）从操作和可行性上说方案一思路清晰；（4）虽然方案一略显复杂一些，但由于本次设计是第一次将单片机运用于实际的电路设计中，且尚未学过 EDA，用 FPGA 设计有一定困难。2.3 方案选择综上所述，并且考虑系统的方案可行性和成本等各种因素，本设计采用方案一作为最终的方案。3 单元模块设计3.1 各单元模块功能介绍及电路设计3.1.1 移相整形电路模块3261574IC5 741R3 10KR4 100R5
10、10KR6 510RP1 10KR7 510VCCVCCC? 0.2uR8 30KR10 30KR18 10KR13 10KR14 10KR15 510+5VR16 510INPORT1 23U1A 7408321411 IC2A LM324A321411IC4A LM324AVCCBBT1T0INT1图 3.1 移相整形电路模块电路图这一模块，由 741 和运 算 放 大 器 LM324 组成。输入正弦波通过 741 发生移相，使得相位滞后原初始信号，原来的正弦信号和发生移相后的信号分别经过 LM324 放大整形成矩形波形式，再将整形后的信号引入单片机的计数引脚，原正弦波接至 T0，移相信号
11、接至 T1 和 INT1。原正弦波通过计算 T0 在 1S 内计数信号发生负跳变的次数，得到其频率。T 的确定，由单片机产生高频率的时钟信号，,对输入信号进行扫描，即与输入信号进行逻辑与运算。 输入信号为低电平时，没有时钟脉冲输出；为高电平时输出时钟信号，对其进行记数，假设为 N，就可以计算出脉宽，为 N*T1，即 T=N*T1。将参考信号整形为方波信号，并以此信号为基准，延时产生另一个同频的方波信号，再通过波形变换电路将方波信号还原成正弦波信号。以延时的长短来决定两信号间的相位值。这种处理方式的实质是将延时的时间映射为信号间的相位值。相位的测量则是通过将原正弦信号和移相后的信号分别经过整形后
12、相与，由 GATE 门和INT1 控制 T1，通过定时对外部信号高电平进行计时，从而测得相与后的高电平持续时间。再通过之前测得频率的倒数除以 2 得到它们时间差 t，由 :360= : ,算出 即为相位滞后角T3.1.2 显示模块这一部分由 2 个 8 位数据锁存器 74HC573、ULN2803 以及 8 位 LED 数码显示管组成，ULN2803 在电路中能起到大电流输出和高压输出作用，专门用来驱动继电器的芯片。当 LE2 为高电平，即 时，LED 位锁存器工作，当时序由高电平变为低电平时即发生负跳变时，将12Y位选信号锁存，再经过 ULN2803 进行位选。当 LE1 为高电平，即 时，
13、数据通过 P0 口，当1Y时序由高电平变为低电平时即发生负跳变时，经 74HC573 锁存，LED 段锁存器工作，再经过延时，就能够将我们所要显示的频率或相位按照我们的要求显示出了。锁存器 74HC573 电路见图 3.2(a)。OC1C111D22D33D44D55D66D77D88D91Q 192Q 183Q 174Q 165Q 156Q 147Q 138Q 12IC1 74HC573AD0AD1AD2AD3AD4AD5AD6AD7abcdefgdpLE1(a)显示模块电路见图 3.2(b)。OC1C11D22D33D44D55D66D77D88D91Q192Q183Q174Q165Q15
14、6Q147Q138Q12IC9 74HC573AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7LED下下下下OC1C11D22D33D44D55D66D77D88D91Q192Q183Q174Q165Q156Q147Q138Q12IC174HC573AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7LED下下下下a b c d e f g dp led1 led2 led3 led4 led5 led6 led7 led8LE1 LE2IN11IN22IN33IN44IN55IN66IN77IN88COM9DIODE10OUT81OUT712OUT613OUT514O
15、UT415OUT316OUT217OUT118IC12 ULN2803VCe1 d2dp3c4g5b7G3 8G2 9f10a11G1 12G4 6LED1 4LED-SMe1 d2dp3c4g5b7G3 8G2 9f10a11G1 12G4 6LED2 4LED-SMR3710R3610R3510R3410R310R3210R3010R29101 2 3 4 5 6 7 8J20 CON81 2 3 4 5 6 7 8J23 CON8（b）图 3.2 显示模块电路图3.1.3 片选模块片选模块电路见图 3.3。A1B2C3E14E25E36Y0 15Y1 14Y2 13Y3 12Y4 11Y
16、5 10Y6 9Y7 7IC3 74HC138CS1CS2CS3CS4CS5CS6P25P26P27VCC下下下下下CS4CS38910IC4C 74HC02456IC4B 74HC02WRLE1LE2CS0图 3.3 片选模块电路图这一模块由 3-8 线译码器 74HC138 和四 2 输入或非门 74HC02 组成。通过 74HC138 译码器，将 A,B,C3 路信号译码， , ,所得信号 CS3,CS4 与 信号相或非来控制锁存BACY34WR器的工作情况， , 。WRS2 RS13.1.4 电源输入模块电源模块电路见图 3.4。D4R111KVCC123J4下下下下1 2 3456S
17、1KEY3VCC+15VCOM23VCGNDGNDJ5USB下下下+15VC1147uF/25V C12104TVS1P6KE6.8A下下下下图 3.4 电源输入模块电路图这部分电路由 USB 连接器，电源输入组成，为系统提供可靠稳定的电源。3.2 电路参数的计算及元器件的选择显示部分（见图 3.2），因为本组所测频率范围为 20Hz 到 20KHz，共需 5 个八位 LED 数码显示管，所以选用了两组 4 个的 LED 显示管。在移相整形部分（见图 3.1），R3 、R5、 R13 、R14、 R18 采用 10K 电阻，R4 用 100 电阻，R7 、R16 用 510 电阻，R8、R10
18、 用 30K电阻，C1 用 0.2u 电容。在片选部分（见图 3.3）选用 74HC138 作译码器，选用 74HC02 对输出信号进行或非处理产生片选信号。3.3 特殊器件的介绍3.3.1 74HC573 的介绍74HC573 为八进制 3 态非反转透明锁存器 ，是高性能硅门 CMOS 器件。器件的输入是和标准 CMOS 输出兼容的；加上拉电阻，他们能和 LS/ALSTTL 输出兼容。当锁存使能端为高时，这些器件的锁存对于数据是透明的（即输出同步） 。当锁存使能变低时，符合建立时间和保持时间的数据会被锁存。其特点有：（1）输出能直接接到 CMOS，NMOS 和 TTL 接口上 ；（2）操作电
19、压范围：2.0V6.0V （3）低输入电流：1.0uA （4）CMOS 器件的高噪声抵抗特性 其引脚图如图 3.5。OC1C111D22D33D44D55D66D77D88D91Q 192Q 183Q 174Q 165Q 156Q 147Q 138Q 12IC1 74HC573AD0AD1AD2AD3AD4AD5AD6AD7abcdefgdpLE1图 3.5 74HC573 引脚图 其功能表：见表 3.2。表 3.2 74HC573 功能表X:任意变量 Z:高阻抗 额定功率的下降PDIP：10mW/ ，65125 SOIC：7 mW/ ，65125 74HC573 参数最大值范围见表 3.3。表 3.3 74HC573 参数最大值范围表74HC573 推荐操作条件见表 3.4。表 3.4 74HC573 推荐操作条件表
