Altium_Designer_开发FPGA教程.pdf

1、 适用 Altium Designer6.7 NB1兼容 100% FPGA 智能通用仿真开发器 NanoKit LiveDesign实验教程 编译 :雾都魅影 QQ群 : 25763226 深圳脑拓科技有限公司 前言 本手册以 protel的最新高端版本 Altium Designer 6.7为开发平台，以兼容 Altium NB1的 NanoKit仿真开发器为实现基础，详细地介绍了 FPGA项目和嵌入式系统项目从设计到 目标板实现 的完整开发过程，介绍了 NanoKit仿真开发器的使用方法，并介绍了 Altium Designer 6.7 系统中虚拟仪器的使用方法。 本手册假定使用者对硬件

2、描述语言 VHDL或 Verilog HDL， Altium Designer 6.7 设计软件的使用具有一定的基础。如用户对上述知识不了解，请查阅相关书籍。 Altium Designer 6.7增强了 FPGA的开发功能，特别适用于个人 FPGA开发。其软 硬件并行开发思想必将在不久的将来成为 FPGA开发的主流思想，在国外已经慢慢地 流行起来，并受到很高的评价。 Altium Designer 6.7在 FPGA开发方面有以下主要特 点。 （ 1） 支持不依赖于 FPGA厂商即各个厂商通用的数字系统开发。 Altium Designer 6.7实现了跨厂家 FPGA设计，以前 FPGA每

3、一个厂家每一个系列 的 FPGA设计都需要有专门对应的下载工具，但是现在 Altium Designer 6.7克服了这 种麻烦，实现了不受芯片厂家型号约束的设计方法。 由于各个 FPGA厂家不同芯片引脚有些不同， Altium Designer 6.7提供了一个可 以定义引脚之间连接的约束文件（ Constrain Files） ,可以定义不同 FPGA与 PCB上的 引脚对应关系。这样就可在 NanoKit仿真开发器上将设计好的 FPGA逻辑关系换烧到不同 的厂家生产的不同系列的 FPGA上；就可以依赖于不同厂商的 FPGA而进行开发。 （ 2）丰富的原理图库，有大量的预综合元件，包括处理

4、器。 在原理图库里有大量预综合的元器件，设计者可以调用到 FPGA设计上。包括很 多 IP模块可以直接调用。有大量免费使用的 IP库可以放心使用。在设计中需要的元 件基本上都可以在 IP库里找到，包括 51核和 DSP模块等。这给 IP资源复用（ IP Reuse） 带来了很大的方便。 IP资源复用（ IP Reuse）是指在集成电路设计过程中，通过继承、共享或购买 所需的智力产权内核，然后再利用 EDA工具进行设计、综合和验证，从而加速流片设 计过程，降低开发风险。 IP Reuse已逐渐成为现代集成电路设计的重要手段，在日 新月异的各种应用需求面前，超大规模集成电路设计时代正步入一个 IP

5、整合的时代。 Altium Designer 6.7把 FPGA设计上升到 IP核上来，可以不用以前的 HDL语言进行描 述。这就降低了 FPGA设计的门槛。 （ 3）在工程的设计和调试阶段都支持原理图导向设计方法。 开发系统提供原理图设计，在设计阶段可以方便模块之间的连接；在调试阶段 可以很清楚地看出各模块之间的逻辑关系，方便调试。 以 FPGA为核心的 PLD产品是近几年集成电路中发展得最快的产品。随着 FPGA性能 的高速发展和设计人员自身能力的提高， FPGA将进一步扩大可编程芯片的领地，将 复杂专用芯片挤向高端和超复杂应用。随着处理器以 IP的形式嵌入到 FPGA中， ASIC 和

6、FPGA之间的界限将越来越模糊，未来的某些电路板上可能只有这两部分电路：模 拟部分（包括电源）和一块 FPGA芯片，最多还有一些大容量的存储器。由于芯片设 计的复杂性和产品面市时间对于保证终端市场的成功率至关重要，设计师不断寻求 缩短设计周期的方法，以及更有效的设计方式。随着我们步入系统级芯片时代，利 用 IP内核和可编程逻辑进行设计复用显得日趋重要。 （ 4）丰富的虚拟仪器。 虚拟逻辑分析仪、虚拟频率发生器、频率计数器、 I/O模块、 ROM仿真器，为嵌 入式系统开发提供很大的便利。虚拟仪器可以对 FPGA里面的模块或模块与模块之间 2 的逻辑关系进行测试检验。 （ 5）支持软硬件并行开发，

7、克服以往嵌入式系统软硬件开发的串行开发形式中 的缺点。这种方法必将成为以后 FPGA开发的主流方法。 传统的嵌入式开发流程是：系统级设计 PCB板硬件制作 硬件调试 嵌入式软 件开发 软件调试 整个系统的软硬件综合调试，发现问题后再从流程开始检查调 试。这是一个串行的开发流程，造成的问题是一个系统开发时间过长和调试不方便， 发现问题再修改会很麻烦。现在很多嵌入式开发存在的问题是，在硬件开发阶段， 那些软件开发工程师无从下手，非得等硬件 PCB板做出来才可以基本进行开发，从而 浪费了人力和时间。而 Altium Designer 6.7提供了一个软硬件并行的开发方法。当 系统级设计完成以后， P

8、CB板硬件工程师可以进行制作板子，嵌入式软件工程师可以 进行芯片级的嵌入式软件开发，而到最后调试时出现问题可以很方便地进行软硬件 各自的修改。这种软硬件并行的开发方法已经在国外慢慢流行起来，在不久的将来 将成为嵌入式系统开发的主流方法。 根据以上功能特点，开发了基于 Altium Designer 6.7的 NanoKit仿真开发器。一旦 设计被综合并下载到 NanoKit，设计者就可利用 JTAG通信技术对任何核进行通信和 控制。 JTAG是 Joint Test Action Group的缩写，是一个国际标准（ IEE 1149.1-2001）。 是为了测试 PCB开发的。利用 JTAG可

9、以对芯片进行边界扫描仿真。但是边界扫描仿真 器不能提供真实的路径，因为 JTAG逻辑没有通向内部地址和数据线单元。一般的 JTAG 仿真不能看到内部的逻辑情况。而 Altium Designer 6.7利用其软链 Nexus链， 可以使用虚拟仪器看清 FPGA的内部构造并对其进行调试。在开发调试过程中，可以 很方便地看清楚 FPGA内部的情况，也可以实时地观察 FPGA发生的情况，而且在 Altium Designer 6.7平台上可以看到 FPGA里面烧写进去的模块。 由于作者水平有限，时间比较仓促，书中难免存在错误之处，望广大读者不吝 赐教，多提宝贵意见。反馈邮箱： N 欢迎大家加入 Al

10、tium NanoBoard QQ群： 25763226 一起交流 NB1/NB2/NanoKit的 使用心得和经验，共同进步。 3 目 录 第一章： Altium Designer 6.7 及 NanoKit硬仿真开发器简介 1.1 Protel 的产生及发展 . 6 1.2 Altium Designer 6.7 主要特点 6 1.3 Altium Designer 安装说明及如何激活并申请添加 license. 7 1.4 Altium Designer 6.7 设计管理器 . 10 1.4.1 Altium Designer 6.7 的主工作面板 .11 1.4.2 主菜单和主工具栏

11、14 1.5 系统参数设置 . 15 1.5.1 系统常规参数设置 16 1.5.2 系统显示参数设置 17 1.5.3 系统升级参数设置 17 1.5.4 系统浮动窗口透明度参数设置 18 1.5.5 系统导航参数设置 19 1.5.6 系统自动备份参数设置 19 1.5.7 系统项目面板参数设置 20 1.5.8 系统文件类型参数设置 21 1.5.9 系统新创建文件默认参数设置 21 1.5.10 系统文件锁定参数设置 22 1.5.11 系统已加载的库文件参数设置 22 1.6 FPGA 系统参数设置 23 1.6.1 FPGA 常规参数设置 . 23 1.6.2 FPGA 仿真编译器

12、参数设置 . 24 1.6.3 FPGA 仿真调试器参数设置 . 25 1.6.4 FPGA 综合参数设置 . 26 1.6.5 FPGA 硬设备显示参数设置 . 26 1.7 NanoKit 开发套件说明 27 1.7.1 NanoKit硬仿真开发器 . 27 1.7.2. NanoKit硬仿真开发器 FPGA 目标板 28 第二章： Altium Designer 6.7 的 FPGA 基本开发流程 .31 实例名称：在 Altium Designer 中进行 FPGA 项目设计和仿真 31 实例过程： 32 第一步：创建项目 32 第二步：为项目添加 VHDL 文件 . 33 第三步：创

13、建项目的 VHDL 元件库 . 34 第四步：编译库元件 35 第五步：创建项目元件库 36 第六步：编辑项目原理图 38 第七步：根据 VHDL 创建电路方块图 . 40 第八步：放置导线，总线和网路标签 41 第九步： 创建 VHDL 测试平台 . 41 第十步：设计项目仿真 43 4第五步：布局布线进程 61 第六步：下载 Bit 文件 . 64 第七步：用桌面虚拟仪器控制 NanoKit硬仿真开发器的运行 64 实例二： 嵌入式系统设计 66 第一步：创建一个新的 FPGA 项目 67 第二步：绘制原理图 67 第三步：创建嵌入式软件项目 72 第四步：设置嵌入式软件项目选项参数 74

14、 第五步：设置项目间的关联属性 75 第六步：为项目添加配置 77 第七步：编译项目并下载验证设计 78 第八步：使用虚拟仪器控制硬件平台 NanoKit 的运行 78 第九步：软件的仿真调试 80 附录 .83 5实例一：跑马灯试验 48 第一步：打开 FPGA 项目 48 第二步：创建项目的约束文件 49 第三步：添加配置 55 第四步：编译和综合 56 第三章：基于 NanoKit硬仿真开发器的 FPGA 开发实例 48 第一章： Altium Designer 6.7 及 NanoKit硬仿真开发器简介 电路设计自动化 EDA（ Electronic Design Automation

15、 ） 指的就是将电路设计中各种工作交由计算机来协助完成。如电路图（ Schematic ）的绘制，印刷电路板（ PCB ）文件的制作执行电路仿真（ Simulation ）等设计工作。随着电子工业的发展，大规模、超大规模集成电路的使用是电路板走线愈加精密和复杂。电子线路 CAD 软件产生了， Protel 是突出的代表，它操作简单、易学易用、功能强大。1.1 Protel 的产生及发展 1985 年 诞生 dos 版 Protel 。 1991 年 Protel for Widows 。 1998 年 Protel98 这个 32 位产品是第一个包含 5 个核心模块的 EDA 工具 1999

16、年 Protel99 既有原理图的逻辑功能验证的混合信号仿真，又有了 PCB 信号完整性分析的板级仿真，构成从电路设计到真实板分析的完整体系。 2000 年 Protel99se 性能进一步提高，可以对设计过程有更大控制力。 2002 年 Protel DXP 集成了更多工具，使用方便，功能更强大。 2003 年 Protel 2004 对 DXP 进行完善。 2006 年 Altium Designer 6.7 集成了更多工具，使用方便，功能更强大，特别在 PCB 设计及 FPGA 设计这一块性能大大提高。 1.2 Altium Designer 6.7 主要特点 1 、通过设计档包的方式，

17、将原理图编辑、电路仿真、 PCB 设计， FPGA 设计及打印这些功能有机地结合在一起，提供了一个集成开发环境。 2 、提供了混合电路仿真功能，为设计实验原理图电路中某些功能模块的正确与否提供了方便。并提供布线前后的信号完整性分析功能 3 、提供了丰富的原理图组件库和 PCB 封装库，并且为设计新的器件提供了封装向导程序，简化了封装设计过程。 4 、提供了层次原理图设计方法，支持 “自上向下 ”的设计思想，使大型电路设计的工作组开发方式成为可能。 5 、提供了强大的查错功能。原理图中的 ERC （电气法则检查）工具和 PCB 的 DRC （设计规则检查）工具能帮助设计者更快地查出和改正错误。

18、66、完全兼容 Protel98/Protel99/Protel99se/ProtelDXP，并提供对 Protel99se 下创 建的 DDB 文 件导入功能以及 OrCAD 格式文件的转换功能。 7 、提供了全新的 FPGA 设计的功能，这是以前的版本所没有提供的功能。 8 、完整的板级系统设计平台。 Altium Designer 是业界第一款也是唯一一种完整的板级设计解决方案。 Altium Designer 拓宽了板级设计的传统界限，集成了 FPGA设计功能，从而允许工程师能将系统设计中的 FPGA与 PCB 设计集成在一起。 Altium Designer 以强大的设计输入功能为特

19、点，在 FPGA 和板级设计中，同时支持原理图输入和 HDL硬件描述输入模式；同时支持基于 VHDL的设计仿真，混合信号电路仿真、布局前 /后信号完整性分析。 Altium Designer的布 局布线采用 完全规则 驱动模式，并且在PCB布线 中采用了 无网格的 SitusTM 拓扑逻辑自动布线功能；同时，将完整的 CAM 输出功能的编辑结合在一起。 9 、支持多国语言（中文、英文、德文、法文、日文）。 10 、提供了对高密度封装（如 BGA）的交互布线功能。 11 、允许用户交互式的执行并调试验证基于逻辑可编程芯片的系统设计。 71.3 Altium Designer 安装说明及如何激活并

20、申请添加 license Altium提供的安装光盘可以在每台电脑上安装 Altium Designer 软件。 Altium为每个单位或公 司产生一个用户号，为每台电脑产生一个激活码，用户在软件的 license界面里输入用户号和激活 码，软件将自动产生本机的一个二进制信息文件，用这个信息文件通过电子邮件到 Altium的服务器上换 取本机的 license。有了本机的 license，就可以使用 Altium Designer 软件了。注意：每个电脑用一个激活码，每个激活码只 能用在一台电脑上，不能再用在别的电脑上。 也可以按照以下步骤操作： 左键点击左上角 DXPLicensing 进入

21、 license 界 1：面。 8输入客户号码和激活码，产生本机的信息文件，保存这个本机信息文件。通过邮件，把这个本机信息文件发作为附件发到 Altium的激活邮箱，不久， Altium的邮箱 就会回给你邮件，并附带这个本机的 License。 最后，等待接收来自 Altium 公司的 License file 文档，然后将文档添加到Altium Designer 6.7 平台上。 然后，通过在 license 界面里的 Add License file 按键 ,指定添加 License file 文档。 91.4 Altium Designer 6.7 设计管理器 Altium Design

22、er 6.7 的所有电路设计工作都必须在 Design Explorer （设计管理器）中进行，同时设计管理器也是 Altium Designer 6.7 启动后的主工 作接口。设计管理器具有友好的人机接口，而且设计功能强大，使用方便，易于 上手。因此本节将对设计管理器的使用进行介绍。更详细的使用请参考 Altium 提供的相关帮助文档。 101.4.1 Altium Designer 6.7 的主工作面板 图 1-4-1 Altium Designer 6.7 启动画面1 启动 Altium Designer 6.7 启动后进入图 1-4-2 所示的 Altium Designer 6.7

23、设计管理器窗口。 Altium Designer 6.7 的设计管理器窗口类似于 Windows 的资源管理器窗口。设有主菜单、主工具栏，左边为 Files Panels(文件工作面板 ),右边对应的是主工作面板 ,最下面的是状态条。 设计管理器中分成如下几个选项： Pick a task 选项区域 Pick a task 选项区域选项设置及功能如下： Create a new Board Level Design Project ：新建一项设计项目。 11图 1-4-2 Altium Designer 6.7 设计管理器窗口Altium Designer 6.7 中以设计项目为中心，一个设计

24、项目中可以包含各种设计 文件，如原理图 SCH 文件，电路图 PCB 文件及各种报表，多个设计项目可以构 成一个 Project Group （设计项目组）。因此，项目是 Altium Designer 6.7 工 作的核心，所有设计工作均是以项目来展开的。介绍一下使用项目的好处。 12图 1-4-3 新建 FPGA 项目设计档工作 Create a new FPGA Design Project ：新建一项 FPGA 项目设计。单击 Create a new FPGA Design Project 选项，将弹出如图 1-4-3 所示的新建 FPGA 项目 设计的档工作面板。 Create a

25、 new integrated Library Package ：新建一个集成库。 Display System Information ：显示系统的信息。显示当前所安装的各项软 件服务器，若安装了某项服务器，则能提供该项软件功能，如 SCH 服务器，用 于原理图的编辑、设计、修改和生成零件封装等。 Customize Resources ：自定义资源。包括定义各种菜单的图标、文字提示、 更改快捷键，以及新建命令操作等功能。这可以使用户完全根据自己的爱好定义 软件的使用接口。 Configure License ：配置使用许可证。可以看到当前使用许可的配置，用 户也可以更改当前的配置，输入新的

26、使用许可证。 Or open a project or document 选项区域 Or open a project or document 选项区域中的选项设置及功能如下： Open a project or document ：打开一项设计项目或者设计档。单击该选项， 将弹出如图 1-4-4 所示对话框。 13图 1-4-4 打开一个项目或者文件对话框 Most recent project ：列出最近使用过的项目名称。单击该选项，可以直接调出该项目进行编辑。 Most recent document ：列出最近使用过的设计文件名称。 Or get help 选项区域 Or get he

27、lp 选项区域用于获得以下各种帮助。 DXP Online help ：在线帮助。 DXP Learning Guides ：学习向导。 DXP Help Advisor ： DXP 帮助指南。 DXP Knowledge Base ：知识库。 1.4.2 主菜单和主工具栏 主菜单和主工具栏如图 1-4-5 所示。 Altium Designer 6.7 的主菜单栏包 括 File （文件）、 View （视图）、 project （项目）、 Window （窗口） 和 Help （帮助）等。 图 1-4-5 主菜单和主工具栏14文件菜单包括常用的文件功能，如打开文件、新建档等，也可以用来打开

28、项目档、 保存项目文件，显示最近使用过的档和项目、项目组以及退出 Altium Designer 6.7 系统等。 视图菜单包括选择是否显示各种工具条，显示各种工作面板（ workspace panels ）以及状态条的显示，使用接口的定制等。 项目菜单包括项目的编译（ Compile ）、项目的建立（ Build ），将档加入项 目和将档从项目中删除等。 窗口菜单可以水平或者垂直显示当前打开的多个文件窗口。 帮助菜单则是版本信息和 Altium Designer 6.7 的教程学习。 主工具栏的按钮图标包括打开文文件，打开已存在的项目文件等。 1.5 系统参数设置 系统参数设置在 Altiu

29、m Designer 6.7 中用于对整个系统的工作环境进行设定，如下所示，可以打开系统常规参数设置对话框，打开后的系统常规参数设置对话框如图 1-5-1 所示。需要说明的是，在此对话框中设置的参数将影响所以后续的设计工作；而在启动的各个编辑器中 ”project”下的 “project options”中设置的参数只影响当前的文件，这是两者的区别。 151.5.1 系统常规参数设置 图 1-5-1 系统常规参数设置对话框如图 1-5-1 所示，系统常规参数设置包括五部分内容， Startup(启动 )， Default Locations( 默 认 路 径 设 置 ) ， System Fo

30、nt( 系 统 字 体 ) ， General( 一 般 ) 和 Localization(本地化 )。 1 Startup 分组栏 Reopen Last Workspace：启动系统时打开上次关闭系统时所在的工作区 的接口。 Open Home Page if no documents open：如果没有找开的文档时，则打 开主面 ”Home Page”。 Show startup screen：启动系统时，显示如图 1-4-1 所示的启动接口。 2 Default Locations 分组栏 Document Path：系统默认的打开和保存设计文件的路径。 Library Path：系统

31、默认的库文件所在的路径。 3 System Font 分组栏：选中时可以选择系统显示所用的字体。 4 General 分组栏：设置在本系统内剪贴板仅保存本系统内所复制或剪切的 内容。 5 Localization 分组栏：设置系统语言环境是否本地化，即和操作系统所使 用的语言环境相匹配。（注：中文菜单就是这里设置）见下图 161.5.2 系统显示参数设置 图 1-5-2 为系统显示参数设置。在该对话框中可以设置系统显示的相关参数，在 “Desktop”分组栏中的 “Exclusions”对话框中，可以选择不自动保存 和恢复的文档类型，点击其右侧的 “”可弹出选择对话框。 图 1-5-2 系统显

32、示参数设置对话框171.5.4 系统浮动窗口透明度参数设置 如图 1-5-4，该对话框用来设置浮动窗体的透明度。当工作区有浮动窗体时， 改变透明度参数，可以改变在工作区进行操作时浮动窗体的透明程度。 18图 1-5-4 系统浮动窗口透明度参数设置对话框1.5.3 系统升级参数设置 如图 1-5-3 所示，在系统升级参数设置对话框中可以设置升级源文件的路 径，升级文件保存路径和升级时间等参数图 1-5-3 系统升级参数设置对话框1.5.5 系统导航参数设置 如图 1-5-5 所示，系统导航参数设置共有 3 个分组栏。 Highlight Methods 分组栏：勾选其中的选项，确定在比较两个设计

33、文档时导航面板中高亮显示的相关内容，或在编译信息窗口高亮显示的相关内容。 Objects To Display 分组栏：勾选其中的选项，确定在导航面板中显示的内容。 Zoom Precision 分组栏：调节使用导航面板选择对象时，编辑区内对应对象显示比例，远小近大。 图 1-5-5 系统导航参数设置对话框19图 1-5-6 系统自动备份参数设置对话框1.5.7 系统项目面板参数设置 如图 1-5-7 所示，系统项目面板参数设置主要用来控制系统面板窗口中有关 的显示参数。包括七个类： General(常规 ),File View(文件显示 ),Structure View(结构显示 ),Sor

34、ting(排序 ),Grouping(分组 ),Default Expansion(默认扩 展名称 )， Single Click(单击 )。图 1-5-7 系统项目面板参数设置对话框20如图 1-5-6 所示，主要用来设置自动备份的时间间隔，保存的版本数和备份文件存储路径。其中“Number of versions to keep”是指自动备份时可存储的文档数，如图中所设，每隔 30 分钟备份一次，共存储 5 个文件，最新存储的备份文档序号总是 1。 要注意的是自动保存版本数设置的越高，可恢复的设计越准确，但所用的存储空间也就越大。1.5.6 系统自动备份参数设置 1.5.8 系统文件类型参

35、数设置 如图 1-5-8 所示，系统文件类型参数设置主要用来设置系统所支持的文件类 型，一般选择 “All On”即全部勾选有效即可。右侧的功能按钮可以帮助用户快 速设置相关参数，均为勾选有效。图 1-5-8 系统文件类型参数设置对话框1.5.9 系统新创建文件默认参数设置 所图 1-5-9 所示，系统新创建文件默认参数设置主要用来设置新创建文档的 默认参数（如布线规则）与被指定的已有文档的参数相同。21图 1-5-9 系统新创建文件默认参数设置对话框设置方法为在 “Document Kind”处单击鼠标左键， 对应的 “New documentsdefault”栏中的文本输入框被激活，用户可

36、以输入所要参考文件的路径及文件名，也可单击文本框右侧的选择按钮 ”，从弹出的文件选择框中选择相应的文档。 1.5.10 系统文件锁定参数设置 如图 1-5-10 所示，文件锁定勾选有效时，只有本机的项目设计者有修改的 权限（项目面板中文件打开标志上会再现绿锁），而网络上其他的设计者如果调 用该文件时（项目面板中文件打开标志上会出现红锁），只有浏览的权限。图 1-5-10 系统文件锁定参数设置对话框该参数主要针对网络版用户，单机版用户可不必设置。 1.5.11 系统已加载的库文件参数设置 如图 1-5-11 所示，在系统已加载的库文件参数设置对话框中，可以安装 (加 载 )库文件，或者删除 (卸

37、载 )库文件和排序。22图 1-5-11 系统已加载的库文件参数设置对话框该对话框主要作用是集中处理那些无用的库元件，而对库文件的加载，建设用户利用库文件面板的搜索功能加载。当然，用户也可以在此对话框中载入库文件。 1.6 FPGA 系统参数设置 因为本手册侧重于 Altium Designer 6.7 的 FPGA 功能的讲解说明，所以在此 小节对 FPGA 相关的系统参数设置进行说明。而其它功能的参数设置，如 Schematic（原理图）的参数设置，请查阅相关帮助文档和书藉。 1.6.1 FPGA 常规参数设置 如图 1-6-1 所示，在 FPGA 常规参数设置对话框中，主要设置 FPGA

38、 设计文 件编译产生的编译文件类型和编译时对 FPGA 库文件的修改。231.5.11 Scripting System(脚本系统参数设置 )：在该对话框中用户可以加载脚本文件。图 1-6-1 FPGA 常规参数设置对话框1.6.2 FPGA 仿真编译器参数设置 如图 1-6-2 所示，主要用来设置仿真编译器的选项。Clear workspace compile messages on compile(编译时清除工作区编译信息 )：在编译项目或文件时，先清除信息面板窗口 (Messages)中的旧信息。 Elaborate and generate on compile(编译时描述并生成 )：

39、编译时生成编译文件。 Smart recursive compile(聪明递归编译 )：采用递归算法进行编译。 Automatically crossprobe first error(自动交叉查找第一个错误 )编译时游标自动出现在第一个错误处。24图 1-6-2 FPGA 仿真编译器参数设置对话框1.6.3 FPGA 仿真调试器参数设置 如图 1-6-3 所示，主要用来设置仿真调试时的参数。如可以在 “Stop simulator on assert”选项栏处，选则在什么情况下停止仿真。 图中选则在碰到 “Error”时停止仿真活动。25图 1-6-3 FPGA 仿真调试器参数设置对话框1.

40、6.4 FPGA 综合参数设置 如图 1-6-4 所示，可用来设置 FPGA 项目综合时的相关参数。图 1-6-4 FPGA 综合参数设置对话框单击按钮 “Change Device”可以进入选择物理器件对话框，设置系统默认 的 FPGA 芯片。图为根据本手册使用的器件对象，将默认器件选择为 Xilinx 的 XC2S100E-6TQ144C。 1.6.5 FPGA 硬设备显示参数设置 如图 1-6-5 所示，可以设置系统支持的 FPGA 硬件在设计过程中显示内容的相关参数。26图 1-6-5 硬设备显示参数设置对话框1.7 NanoKit 开发套件说明 NanoKit开发套件包括 NanoK

41、it硬仿真开发器和 FPGA目标板（选件）。1.7.1 NanoKit硬仿真开发器 NanoKit硬仿真开发器是基于 Altium Designer 6.7及以上版本的 FPGA综合开发板，可以对FPGA设计进行快速交互的执行和调试，可用于实现 LiveDesign设计工具 Altium Designer 6.7的优点。 NanoKit硬仿真开发器通过并口与计算机进行连接，而目标可编程器件通过 JTAG接口和NanoKit硬仿真开发器连接，可以方便的改变目标项目的架构，提供了真正的独立于 FPGA供货商的开发板。 作为产品设计人员，都有过这样的经历，当在进行产品设计时，不仅需要考虑适合您产品的

42、 FPGA器件，而且还要考虑采取此种器件后相应的配套开发工具。 比如：选用 Altera的器件，就要首先学会 Quartu系列开发工具的使用；选用 Xilinx的器件，则要学会 Ise开发工具的使用；选用其它类型的 FPGA器件，也要掌握相应的开发工具。这样不仅增加了产品的研发周期，同时也使研发人员的大量精力耗费在学习各种不同的软件上，而且器件厂商的开发工具不通用，这也为广大研发人员带来了困惑。 Altium Designer 6.7对此问题提供了完美的解决方案，使研发人员拥有了一种适用于各 FPGA厂商的通用开发平台，再配合 NanoKit开发器，真正的做到了跨平台开发，一定会成为您开发的得

43、利助手。 对于复杂系统的设计，可以将多个 NanoKit硬仿真开发器串连在一起实现包含多个 PCB板的多个 FPGA器件的同时开发。 27注：在利用 Altium Designer 6.7及 NanoKit硬仿真开发器进行 FPGA项目设计时，还需要根据您所选用的 FPGA厂商不同，安装相应的开发软件，如选用 Xilinx的 SpartanII器件，则需要安装WebPACK_81i_SFD软件进行配合；因为在设计的后期，进行编译，综合，布线时 Altium Designer 6.7会自动根据使用的 FPGA器件调用相应的开发软件，而不必打开。 图 1-7-1 NanoKit硬仿真开发器内部接口

44、图NanoKit硬仿真开发器外部接口说明如。 序号接口名称接口用途 1 1并口将开发板与计算机连接 2 23个 LED灯 1个电源指示及 2个开发板状态观察 3 3Mini-USB接口提供 +5V直流电源 4 4JTAG-A连接 FPGA目标板 A 5 5JTAG-B连接 FPGA目标板 B 6 6级连下行 JTAG接口 7 7级连上行 JTAG接口 表 1-7-1 NanoKit硬仿真开发器外部接口说明表 如图 1-7-1所示， NanoKit硬仿真开发器可以同时外接两块 FPGA目标板，当用户在进行大 系统设计并需要同时对系统中两块 FPGA芯片进行仿真，调试时，可同时通过 JTAGA 和 JTAGB口经 NanoKit硬仿真开发器经并口接入 PC机，并通过 Altium Designer 6.7的客 户界面进行实时观察。可极大的方便项目的设计实现。 28NanoKit硬仿真开发器内部接口图