1、最新电子工程师面试题（收集了各大公司常见面试试题） 仕兰微面试题目 电子类说明：1、笔试共分两部分：第一部分为基础篇（必答题） ；第二部分为专业篇（选答题） 。2、应聘芯片设计岗位的同学请以书面形式回答问题并附简历参加应聘面试。3、如不能参加现场招聘的同学，请将简历和答卷邮寄或发 e-mail 的形式（请注明应聘标题）给我们，以便我们对您作出客观、全面的评价。第一部分:基础篇（该部分共有试题 8 题,为必答题，每位应聘者按自己对问题的理解去回答，尽可能多回答你所知道的内容。若不清楚就写不清楚） 。1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路相关的内容（如讲清楚
2、模拟、数字、双极型、CMOS、MCU 、RISC、CISC、DSP 、ASIC、FPGA 等的概念） 。2、你认为你从事研发工作有哪些特点？3、基尔霍夫定理的内容是什么？4、描述你对集成电路设计流程的认识5、描述你对集成电路工艺的认识。6、你知道的集成电路设计的表达方式有哪几种？7、描述一个交通信号灯的设计。8、我们将研发人员分为若干研究方向，对协议和算法理解（主要应用在网络通信、图象语音压缩方面） 、电子系统方案的研究、用 MCU、DSP 编程实现电路功能、用 ASIC 设计技术设计电路（包括 MCU、DSP 本身） 、电路功能模块设计（包括模拟电路和数字电路） 、集成电路后端设计（主要是指
3、综合及自动布局布线技术） 、集成电路设计与工艺接口的研究。你希望从事哪方面的研究？（可以选择多个方向。另外，已经从事过相关研发的人员可以详细描述你的研发经历） 。第二部分：专业篇（根据你选择的方向回答以下你认为相关的专业篇的问题。一般情况下你只需要回答五道题以上，但请尽可能多回答你所知道的，以便我们了解你的知识结构及技术特点。 ）1、 请谈谈对一个系统设计的总体思路。针对这个思路，你觉得应该具备哪些方面的知识？2、现有一用户需要一种集成电路产品，要求该产品能够实现如下功能：y=lnx，其中，x 为 4 位二进制整数输入信号。y 为二进制小数输出，要求保留两位小数。电源电压为 35v 假设公司接
4、到该项目后，交由你来负责该产品的设计，试讨论该产品的设计全程。3、简单描述一个单片机系统的主要组成模块，并说明各模块之间的数据流流向和控制流流向。简述单片机应用系统的设计原则。4、请用方框图描述一个你熟悉的实用数字信号处理系统，并做简要的分析；如果没有，也可以自己设计一个简单的数字信号处理系统，并描述其功能及用途。5、画出 8031 与 2716（2K*8ROM）的连线图，要求采用三-八译码器，8031 的 P2.5,P2.4和P2.3 参加译码，基本地址范围为 3000H-3FFFH。该 2716 有没有重叠地址？根据是什么？若有，则写出每片 2716 的重叠地址范围。6、用 8051 设计
5、一个带一个 8*16 键盘加驱动八个数码管（共阳）的原理图。7、PCI 总线的含义是什么？PCI 总线的主要特点是什么？8、请简要描述 HUFFMAN 编码的基本原理及其基本的实现方法。9、说出 OSI 七层网络协议中的四层（任意四层） 。10、中断的概念？简述中断的过程。11、说说对数字逻辑中的竞争和冒险的理解，并举例说明竞争和冒险怎样消除。12、要用一个开环脉冲调速系统来控制直流电动机的转速，程序由 8051 完成。简单原理如下：由 P3.4 输出脉冲的占空比来控制转速，占空比越大，转速越快；而占空比由K7-K0 八个开关来设置，直接与 P1 口相连（开关拨到下方时为“0“，拨到上方时为“
6、1“，组成一个八位二进制数 N） ，要求占空比为 N/256。下面程序用计数法来实现这一功能，请将空余部分添完整。MOV P1， #0FFHLOOP1 ：MOV R4 ，#0FFH-MOV R3 ， #00HLOOP2 ：MOV A，P1-SUBB A，R3JNZ SKP1-SKP1：MOV C，70HMOV P3.4 ，CACALL DELAY ：此延时子程序略-AJMP LOOP113、用你熟悉的设计方式设计一个可预置初值的 7 进制循环计数器，15 进制的呢？14、请用 HDL 描述四位的全加法器、 5 分频电路。15、简述 FPGA 等可编程逻辑器件设计流程。16、同步电路和异步电路的
7、区别是什么？17、电压源、电流源是集成电路中经常用到的模块，请画出你知道的线路结构，简单描述其优缺点。18、描述反馈电路的概念，列举他们的应用。19、放大电路的频率补偿的目的是什么，有哪些方法？20、画出 CMOS 电路的晶体管级电路图，实现 Y=A.B+C(D+E)21、请分析如下电路所实现的功能。22、A）#includevoid testf(int*p)*p+=1;main()int *n,m2;n=m;m0=1;m1=8;testf(n);printf(“Data value is %d “,*n);-B)#includevoid testf(int*p)*p+=1;main()int
8、 *n,m2;n=m;m0=1;m1=8;testf(printf(Data value is %d“,*n);下面的结果是程序 A 还是程序 B 的？Data value is 8那么另一段程序的结果是什么？23、用简单电路实现，当 A 为输入时，输出 B 波形为：A: B:24、LC 正弦波振荡器有哪几种三点式振荡电路，分别画出其原理图。25、锁相环有哪几部分组成？26、人的话音频率一般为 3003400HZ，若对其采样且使信号不失真，其最小的采样频率应为多大？若采用 8KHZ 的采样频率，并采用 8bit 的 PCM 编码，则存储一秒钟的信号数据量有多大？27、在 CMOS 电路中，要有
9、一个单管作为开关管精确传递模拟低电平，这个单管你会用 P管还是 N 管，为什么？28、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。29、数字滤波器的分类和结构特点。30、DAC 和 ADC 的实现各有哪些方法？31、描述 CMOS 电路中闩锁效应产生的过程及最后的结果？32、什么叫做 OTP 片、掩膜片，两者的区别何在？33、列举几种集成电路典型工艺。工艺上常提到 0.25,0.18 指的是什么？34、请描述一下国内的工艺现状。35、请简述一下设计后端的整个流程？36、有否接触过自动布局布线？请说出一两种工具软件。自动布局布线需要哪些基本元素？37、半导
10、体工艺中，掺杂有哪几种方式？38、什么是 NMOS、PMOS、CMOS ？什么是增强型、耗尽型？什么是 PNP、NPN ？他们有什么差别？39、为什么一个标准的倒相器中 P 管的宽长比要比 N 管的宽长比大？40、硅栅 COMS 工艺中 N 阱中做的是 P 管还是 N 管，N 阱的阱电位的连接有什么要求？汉王笔试1、下面是一些基本的数字电路知识问题，请简要回答之。a) 什么是 Setup 和 Holdup 时间？Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T
11、 时间到达芯片，这个 T 就是建立时间-Setup time.如不满足 setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果 holdtime 不够，数据同样不能被打入触发器。b) 什么是竞争与冒险现象？怎样判断？如何消除？c) 请画出用 D 触发器实现 2 倍分频的逻辑电路？d) 什么是“线与 “逻辑，要实现它，在硬件特性上有什么具体要求？e) 什么是同步逻辑和异步逻辑？f) 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、所存器/缓冲器） 。
12、g) 你知道那些常用逻辑电平？TTL 与 COMS 电平可以直接互连吗？2、 可编程逻辑器件在现代电子设计中越来越重要，请问：a) 你所知道的可编程逻辑器件有哪些？b) 试用 VHDL 或 VERILOG、ABLE 描述 8 位 D 触发器逻辑。3、 设想你将设计完成一个电子电路方案。请简述用 EDA 软件（如 PROTEL）进行设计（包括原理图和 PCB 图）到调试出样机的整个过程。在各环节应注意哪些问题？飞利浦大唐笔试归来1、用逻辑们和 cmos 电路实现 ab+cd2、用一个二选一 mux 和一个 inv 实现异或3、给了 reg 的 setup,hold 时间，求中间组合逻辑的 del
13、ay 范围。4. 如何解决亚稳态5. 用 verilog/vhdl 写一个 fifo 控制器6. 用 verilog/vddl 检测 stream 中的特定字符串信威 dsp 软件面试题1)DSP 和通用处理器在结构上有什么不同，请简要画出你熟悉的一种 DSP 结构图2)说说定点 DSP 和浮点 DSP 的定义（或者说出他们的区别）3）说说你对循环寻址和位反序寻址的理解4）请写出【8，7】的二进制补码，和二进制偏置码。用 Q15 表示出 0.5 和0.5扬智电子笔试第一题：用 mos 管搭出一个二输入与非门。第二题：集成电路前段设计流程，写出相关的工具。第三题：名词 IRQ,BIOS,USB,
14、VHDL,SDR第四题：unix 命令 cp -r, rm,uname第五题：用波形表示 D 触发器的功能第六题：写异步 D 触发器的 verilog module第七题：What is PC Chipset?第八题：用传输门和倒向器搭一个边沿触发器第九题：画状态机，接受 1，2，5 分钱的卖报机，每份报纸 5 分钱。华为面试题研发(硬件)全都是几本模电数电信号单片机题目1.用与非门等设计全加法器2.给出两个门电路让你分析异同3.名词:sram,ssram,sdram4.信号与系统:在时域与频域关系5.信号与系统:和 4 题差不多6.晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,1
15、2 分之一周期)7.串行通信与同步通信异同,特点,比较8.RS232c 高电平脉冲对应的 TTL 逻辑是?(负逻辑?)9.延时问题,判错10.史密斯特电路,求回差电压11.VCO 是什么,什么参数(压控振荡器?)12. 用 D 触发器做个二分颦的电路 .又问什么是状态图13. 什么耐奎斯特定律,怎么由模拟信号转为数字信号14. 用 D 触发器做个 4 进制的计数15.那种排序方法最快?16.时钟周期为 T,触发器 D1 的建立时间最大为 T1max，最小为 T1min。组合逻辑电路最大延迟为 T2max,最小为 T2min。问，触发器 D2 的建立时间 T3 和保持时间应满足什么条件。研发（软
16、件）用 C 语言写一个递归算法求 N！；给一个 C 的函数，关于字符串和数组，找出错误；防火墙是怎么实现的？你对哪方面编程熟悉？新太硬件面题（1）d 触发器和 d 锁存器的区别（2）有源滤波器和无源滤波器的原理及区别（3）sram，falsh memory ，及 dram 的区别？（4）iir，fir 滤波器的异同（5）冒泡排序的原理（6）操作系统的功能（7）学过的计算机语言及开发的系统（8）拉氏变换和傅立叶变换的表达式及联系。电子类面试 25 题1 什么是 Setup 和 Holdup 时间？建立时间(Setup Time)和保持时间（Hold time） 。建立时间是指在时钟边沿前，数据信
17、号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间，见图 1。如果不满足建立和保持时间的话，那么 DFF 将不能正确地采样到数据，将会出现metastability 的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。图 1 建立时间和保持时间示意图2 什么是竞争与冒险现象？怎样判断？如何消除？在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。3 用
18、 D 触发器实现 2 倍分频的逻辑电路？Verilog 描述：module divide2( clk , clk_o, reset);input clk , reset;output clk_o;wire in;reg out ;always ( posedge clk or posedge reset)if ( reset)out q,还有 clock 的 delay,写出决定最大时钟的因素同时给出表达式6。c 语言实现统计某个 cell 在某.v 文件调用的次数(这个题目真 bt)7 cache 的主要部分什么的8 Asic 的 design flow补充：用逻辑门画 D 触发器共五道题,大致如下:1.图示从 RTL synthesis 到 tape out 之间的设计 flow,并列出其中各步使用的 tool.2.用 perl 或 TCL/Tk 实现一段字符串识别和比较的程序. (唉,都不懂)3.画出一种 CMOS 的 D 锁存器的电路图和版图.4.解释 setup time 和 hold time 的定义和在时钟信号延迟时的变化.5.解释 latch-up 现象和 Antenna effect 和其预防措施.1。电流公式2。平板电容公式(C=S/4kd)
