1、猛点这里下载全部内容目录：第1章 Mentor公司SiP设计仿真平台1.1 从Package到SiP的发展1.2 Mentor公司SiP技术的发展1.3 MentorSiP设计与仿真平台1.3.1 平台简介1.3.2 原理图输入1.3.3 系统设计协同1.3.4 SiP版图设计1.3.5 信号完整性和电源完整性仿真1.3.6 热分析仿真1.3.7 MentorSiP设计仿真平台的优势和先进性1.4 在MentorSiP平台中完成的项目介绍第2章 封装基础知识2.1 封装的定义与功能2.2 封装技术的演变与发展2.3 SiP及其相关技术2.3.1 SiP技术的出现2.3.2 SoC与SiP2.3
2、.3 SiP相关的技术2.4 封装市场发展2.5 封装厂家2.5.1 传统封装厂家2.5.2 不同领域的SiP封装企业2.6 裸芯片提供商第3章 SiP生产流程3.1 BGA主流的SiP封装形式3.2 SiP封装生产流程3.3 SiP封装的三要素第4章 新兴封装技术4.1 TSV（硅通孔）技术4.1.1 TSV介绍4.1.2 TSV技术特点4.1.3 TSV的应用领域和前景4.2 IPD（IntegratedPassiveDevice）技术4.2.1 IPD介绍4.2.2 IPD的优势4.3 PoP（PackageonPackage）技术4.3.1 3DSiP的局限性4.3.2 PoP的应用4
3、.3.3 PoP设计的重点4.4 代表电子产品（苹果A4处理器）第5章 SiP设计与仿真流程5.1 SiP的设计与仿真流程5.2 Mentor环境中的设计与仿真流程5.2.1 库的建立5.2.2 原理图设计5.2.3 版图设计5.2.4 设计仿真第6章 中心库的建立及管理6.1 中心库的结构6.2 Dashboard介绍6.3 原理图符号库的建立6.4 裸芯片Cell库的建立6.4.1 创建裸芯片Padstack6.4.2 创建裸芯片Cell6.5 BGACell库的建立6.5.1 创建BGAPadstack6.5.2 手工创建BGACell6.5.3 使用DieWizard创建BGACell
4、6.5.4 LPWizard专业建库工具6.6 Part库的建立6.7 通过Part创建Cell第7章 原理图输入7.1 网表输入7.2 基本原理图输入7.2.1 启动DxDesigner7.2.2 新建项目7.2.3 设计检查7.2.4 设计规则设置7.2.5 设计打包Package7.2.6 输出Partlist7.2.7 原理图中文输入7.2.8 进入版图设计环境7.3 基于DxDataBook的原理图输入7.3.1 DxDataBook介绍7.3.2 DxDataBook使用7.3.3 元器件属性的校验和更新第8章 多版图项目管理与原理图多人协同设计8.1 多版图项目管理8.1.1 S
5、iP与PCB协同设计的需求8.1.2 多版图项目设计流程8.2 原理图多人协同设计8.2.1 协同设计的思路8.2.2 原理图多人协同设计的操作方法第9章 版图的创建与设置9.1 创建版图模板9.1.1 版图模板定义9.1.2 创建SiP版图模板9.2 创建版图项目9.2.1 创建SiP项目9.2.2 进入版图设计环境9.3 版图相关设置与操作9.3.1 版图License控制介绍9.3.2 鼠标操作方法9.3.3 三种常用操作模式9.3.4 显示控制DisplayControl9.3.5 编辑控制EditorControl9.3.6 参数设置SetupParameters9.4 版图布局9.
6、4.1 元器件布局9.4.2 网络自动优化9.5 版图中直接查看原理图-eDxDView9.6 版图中文输入第10章 约束规则管理10.1 CES约束编辑系统10.2 方案Scheme10.2.1 创建方案Scheme10.2.2 在版图设计中应用Scheme10.3 定义基板的层叠及其物理参数10.4 网络类规则NetClass10.4.1 创建网络类并指定网络到网络类10.4.2 定义网络类规则10.5 间距规则Clearance10.5.1 间距规则的创建与设置10.5.2 通用间距规则10.5.3 网络类到网络类间距规则10.6 约束类ConstraintClass10.6.1 新建约
7、束类并指定网络到约束类10.6.2 电气约束分类10.6.3 编辑约束组10.7 CES和版图数据交互第11章 WireBonding设计11.1 WireBonding概述11.2 BondWire模型11.2.1 BondWire模型定义11.2.2 BondWire模型参数11.3 WireBonding工具栏及其应用11.3.1 手动添加BondWire11.3.2 移动及旋转BondPad11.3.3 自动添加BondWire及PowerRing11.3.4 BondWire规则设置11.3.5 实时BondWire编辑器WireModelEditor第12章 腔体及芯片堆叠设计12
8、.1 腔体Cavity12.1.1 腔体的定义12.1.2 腔体的创建12.1.3 将芯片放置到腔体中12.1.4 在腔体中键合12.1.5 埋入式腔体设计及将分立器件埋入基板12.2 芯片堆叠12.2.1 芯片堆叠的概念12.2.2 芯片堆叠的创建12.2.3 并排堆叠芯片12.2.4 调整堆叠中芯片的相对位置12.2.5 芯片堆叠的键合第13章 FlipChip及RDL设计13.1 FlipChip的概念及特点13.2 RDL的概念13.3 RDL设计13.3.1 BareDie及RDL库的建立13.3.2 RDL原理图设计13.3.3 RDL版图设计13.4 FlipChip设计13.4
9、.1 FlipChip原理图设计13.4.2 FlipChip版图设计第14章 布线与敷铜14.1 布线14.1.1 布线综述14.1.2 手工布线14.1.3 Plow布线模式14.1.4 Gloss平滑模式14.1.5 固定Fix和锁定Lock14.1.6 层的切换14.1.7 移动导线和过孔14.1.8 电路复制14.1.9 半自动布线14.1.10 自动布线14.1.11 差分对布线14.1.12 长度控制布线14.2 敷铜14.2.1 敷铜定义14.2.2 敷铜设置14.2.3 绘制敷铜形状14.2.4 修改敷铜形状14.2.5 生成负片敷铜14.2.6 删除敷铜数据14.2.7 检验敷铜数据第15章 埋入式电阻、电容设计15.1 埋入元器件技术的发展15.1.1 分立式埋入技术15.1.2 平面式埋入技术15.2 埋入式电阻、电容的工艺和材料15.2.1 埋入式电阻电容的工艺Processes15.2.2 埋入式电阻、电容的材料Materials15.2.3 电阻材料的非线性特征15.3 电阻、电容自动综合15.3.1 自动综合前的准备15.3.2 电阻自动综合15.3.3 电容自动综合第16章 RF射频电路设计16.1 RFSiP技术16.2 MentorRF设计流程16.3 RF原理图设计16.3.1 RF元器件库的配置猛点这里下载全部内容
