分享
分享赚钱 收藏 举报 版权申诉 / 37

类型基于FPGA的视频数据均值滤波的实现.doc

  • 上传人:wo7103235
  • 文档编号:6153095
  • 上传时间:2019-03-30
  • 格式:DOC
  • 页数:37
  • 大小:1.58MB
  • 配套讲稿:

    如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。

    特殊限制:

    部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。

    关 键  词:
    基于FPGA的视频数据均值滤波的实现.doc
    资源描述:

    1、第 1 页 共 37 页基于 FPGA 的视频数据均值滤波的实现摘 要视频监控系统是安全防范系统的重要组成部分,是一种具有较强防范能力的综合集成系统。现代社会,人们对安全的重视,使得以视频信息为特征的视频监控越来越广泛地被应用到各个领域。随着视频图像处理技术的不断发展,视频图像处理技术在国民经济和社会生活的各个方面都得到了广泛的运用。与此同时,人们对视频图像处理的要求也越来越高。本文以 FPGA 视频采集系统为平台,主要研究视频图像处理的均值滤波算法。利用 ISE 软件来编写 VHDL 语言程序,将 FPGA 内部丰富的片上逻辑资源例化为存储器和 DSP 模块。存储器为数据处理提供缓存空间,D

    2、SP 模块对采集进来的视频数据进行均值滤波处理。通过 FPGA 编程 总线的方式,实现了对视2IC频解码芯片 TVP5150 和视频编码芯片 SAA7121 的配置,从而得到硬件处理所需的数据流和同步信号。设计了均值滤波窗口,完成 FPGA 数据流的处理。系统设计的核心思想是利用数据流缓存到窗口模块的方式,对数据流进行视频图像均值滤波处理,从而达到视频图像去噪的效果。FPGA的并行处理能力与流水线作业能显著地提高视频图像处理的速度,因此基于FPGA的视频图像处理系统有着广阔的发展前景。关键词:FPGA 视频监控系统 视频图像处理 均值滤波第 2 页 共 37 页AbstractVideo Su

    3、rveillance System is the important component of the security systemIt is a comprehensive integrated system with strong prevent abilityIn modern society, peoples attention to safety, video information for the video monitoring characteristics and widely used in various fields. With the continuous deve

    4、lopment of video image processing technology,video image processing technology have been widely used in the national economy and all aspects of social lifeAt the same time,the requirements of the image processing is increasingThis paper based on FPGA video collection system platform, the main resear

    5、ch video image processing of average filtering algorithm. Using ISE software to write VHDL language program. Will the FPGA internal logic of rich in resources into memory and DSP module cases. Memory for data processing, DSP module provides space for cache video data collected in the mean filter. Th

    6、rough FPGA programming, realized the bus for video decoder chip TVP5150 and video coding SAA7121 chips, 2IChardware configuration of the necessary data processing flow and synchronizing signal; the average filtering window design, to complete the processing of data stream. The core of the system des

    7、ign is to use data stream buffer to window of module video image data flow mean filter processing, and has achieved real-time video image enhancement effects.FPGA s parallel processing capability and pipeline operations can dramatically improve the speed of video image processing, the FPGA-based vid

    8、eo image processing system has broad prospects for developmentKeywords:FPGA,Video monitoring system,Video image processing, Average filtering第 3 页 共 37 页1 绪论1.1本课题的研究背景近年来,随着社会不断进步,经济快速发展和技术突飞猛进,公共秩序安全,生产安全和财产安全等越来越受到人们的重视,作为安防行业核心子系统的视频监控系统有了飞速的发展。视频监控系统是安全防范技术体系中的一个重要组成部分,是一种先进的、防范能力极强的综合系统,它可以通过摄

    9、像机及其辅助设备直接观看被监视场所的情况,一目了然,同时它可以把被监视场所的图像全部或部分的记录下来,这样就为日后对某些事件的处理提供了方便条件及重要依据,同时电视监控系统还可以与防盗报警等其他安全技术防范体系联动运行,使防范能力更加强大,能及时发现事故和事件的隐患,预防破坏和避免造成不好影响。随着电子技术、计算机技术、计算机网络技术、软件应用技术、图像处理与传输技术、自动控制技术、安全防范技术和弱电集成技术的飞速发展,视频监控制技术也得到了突飞猛进的发展。可以预言,这种突飞猛进的发展势头将持续下去。百闻不如一见,视觉信息在人类活动所涉及的各种信息中所占比重最大,由于它独特的空间特性和结构特性

    10、,为其它任何信息不能替代,视频监控以视觉信息的直观、方便、信息内容丰富等特点已经广泛应用于许多领域。人类在认识、改造自然的过程中,大约 80%的信息来自于视频图像,视频图像中包含着广泛的信息,是人们相互交流,认识世界的主要媒介之一。随着电子技术和计算机技术的飞速发展,视频图像广泛的应用于可视电话、电视会议、电子游戏、工业和军事监控系统等各种军用、民用、商业及工业生产领域中。然而经过视频图像的传送和转换,如成像、复制、扫描、传输和显示等,经常会造成图像质量的下降。比如在摄影时由于光照条件不足或过度,会使图像过暗或过亮;光学系统的失真、相对运动、大气流动等都会使图像模糊;传输过程中会引入各种类型的

    11、噪声等。总之输入的图像在视觉效果和识别方便性等方面可能存在诸多问题,因此随之相应产生了图像处理技术,对图像信息进行加工和处理,以满足人的视觉心理和实际应用需求。第 4 页 共 37 页1.2 本课题的研究现状在安防系统的快速发展的推动下,视频监控系统作为安防系统的“第一视觉”也从 2000 年的起步到如今的迅速发展,经历了三个不同时期的发展阶段。在 2000 年以前,视频采集主要是以模拟设备为主,含摄像机和磁带录像机的全模拟电视监控系统,称为第一代模拟监控系统。这一阶段监控系统中基本不使用视频监控软件。例 如 , 摄 像 机 通 过 专 用 同 轴 电 缆 输 出 视 频 信 号 。 电 缆

    12、连 接 到专 用 模 拟 视 频 设 备 , 如 视 频 画 面 分 割 器 、 矩 阵 、 切 换 器 、 卡 带 式 录 像 机 (VCR)及视 频 监 视 器 等 。2000 年开始,随着计算机处理能力的提高和视频技术的发展,人们利用计算机的高速数据处理能力进行视频的采集和压缩处理,利用显示器的高分辨率实现图像的多画面显示,从而大大提高了图像质量,由于传输依旧采用传统的模拟视频电缆,所以就叫做第二代半模拟半数字本地视频监控系统。从 2004 年到现在,随着网络带宽的提高和成本的降低、硬盘容量的加大和中心存储成本的降低,以及各种实用视频处理技术的出现,视频监控步入了全数字化的网络时代,由于

    13、它从摄像机或网络视频服务器下来就直接进入网络,以数字视频的压缩、传输、存储和播放为基础,依靠强大的平台软件实施管理,所以称之为第三代全网络视频监控管理系统。星信高科有限公司总结各网吧监控流程,结合目前先进的互联网和 3G 技术,针对网吧治安安全等问题,开发了一套综合性的网吧视频监控平台。该平台涉及网吧实时监控、录像、回放、截屏、调整聚焦等各方面的业务,大大减少了公安人员工作量,减化了工程流程,方便了网吧的管理和监控。上海万世兴科技有限公司开发的远程点对多点移动无线网络和可漫游无线网络,用于为客户传输数据、通话、传送电视监控图像、作局域网连接,同时还开发了集成无线网桥和视频服务器的无线视频收发系

    14、统和便携式无线视频收发系统、便携式无线网桥。图像处理技术的日益普及是和图像处理系统的不断完善分不开的。在图像处理系统中,关键技术是实时图像的采集和处理,图像采集的速度,质量直接影响到这个系统的使用是否成功。图像处理系统的发展大致分为三个阶段:第一阶段大体上是20世纪60年代末到80年代中期,当时的代表产品是美国和第 5 页 共 37 页英国的一些公司推出的各种图像计算机以及图像分析系统。由于这些系统采用机箱式结构,所以系统的体积比较大,虽然功能比较强,但价格比较昂贵。在中国,图像处理系统的研制起步比较晚,主要有清华大学的研制的图像采集系统和图像计算机。同样是采用机箱式结构,主流计算机采用小型机

    15、。第二阶段是从80年代中期到90年代初期,该阶段的特点是小型化,外部结构不再是机箱式而是插卡式。通过把图像卡插到计算机内,即可和计算机构成图像采集系统。在国内,80年代末到90年代初,中科院自动化研究所和清华大学都成功研制一系列的图像采集卡。由于图像卡体积小、价格低、使用方便,所以很受用户欢迎。这阶段的图像卡大都开始采用大规模集成电路甚或是专用集成电路。这阶段特点是:主流机采用PC,计算机总线采用ISA 总线。第三阶段是从90年代初开始,这阶段的产品出现两大类,一种仍是采用插卡式,随着PCI 总线技术的成熟,采用 PCI总线的产品逐步取代采用 ISA总线接口的产品。在国内,很多公司等都推出各自

    16、的PCI图像卡产品。该类产品的特点是:采用PCI总线,在 Windows平台上编制图像处理软件。另一种图像卡是采用大规模集成电路或专用芯片取代计算机的脱机图像处理系统。随着专用集成芯片(ASIC)、数字信号处理器(DSP)和现场可编程门阵列(FPGA)芯片集成度、运算速度的大幅度提高,价格大幅度降低,这些芯片成为脱机图像系统的主流处理器。进入20世纪以来,以DSP、FPGA、CPLD等嵌入式芯片为核心的图像处理系统得到了迅速的发展。集成电路技术和多媒体技术的日益融合,不断取得惊人的进展。作为两种技术的重要体现,基于FPGA 的视频处理技术的深入研究和广泛应用也日新月异。例如加拿大Matrox

    17、公司采用 TMS320C80芯片设计的GENESIS图像处理系统,英国INMOS公司设计的IMSAl00级联信号处理器都是并行实时图像处理系统。富士通研究所与富士通前沿科技公司共同推出的富士通服务机器人,其3维图像处理LSI由美国XILINX公司生产的约有500万个门阵列的FPGA开发而成。另外同济大学超大规模集成电路研究所研制成功了基于FPGA的H.264 编解码器,清华大学研制了GIEB微机高速图像处理系统等。FPGA能在设计上实现硬件并行和流水线技术,而这些都不能在DSP上实现。因此,对于实时图像处理而言,与本质上仍然是依靠串行指令来完成相应图像处第 6 页 共 37 页理算法的DSP系

    18、统相比,FPGA有很强的灵活性,可以根据需要进行重构配置,有较强的通用性,适于模块化设计;同时其开发周期短,系统易于维护和扩展,适合实时的信号处理,能够大大地提高图像数据的处理速度,达到系统的实时性要求,因此采用FPGA器件是个不错的选择。随着图像分辨率的日益提高和图像处理系统对实时性的要求越来越高,基于FPGA的图像处理系统逐渐成为图像处理领域中的一个热门话题。1.3 论文的主要内容及文章结构本文以 FPGA 视频采集系统为平台,主要研究视频图像处理的均值滤波算法。利用 ISE 软件来编写 VHDL 语言程序。将 FPGA 内部丰富的片上逻辑资源例化为存储器和 DSP 模块。DSP 模块对采

    19、集进来的视频数据进行均值滤波处理。通过对视频图像处理技术的了解,研究并掌握图像处理算法中均值滤波处理的基本理论与实现方法。本文的结构:第一章绪论。主要介绍了本课题的研究背景以及发展现状,本文的主要内容和文章结构。第二章基于 FPGA 视频图像的开发平台。主要介绍了 FPGA 的特点,结构,系统流程图,TVP5150 的特点和原理以及 SAA7121 芯片的功能。第三章视频图像处理的算法。第四章基于 FPGA 视频图像处理系统的组成。由图像噪声的定义以及类型引出,均值滤波是去噪方法中应用比较广泛的,然后用 33 的模板来完成均值滤波。第五章本文总结。第 7 页 共 37 页2 基于 FPGA的视

    20、频开发平台2.1 FPGA的特点当今社会是数字化的社会,是数字集成电路广泛运用的社会。数字集成电路本身在不断的进步,随着微电子的不断发展,系统设计师们更愿意自己设计专用集成电路芯片,而且希望 ASIC 的设计周期尽可能短,因而出现了现场可编程逻辑器件,其中应用最广泛的就是可编程逻辑器件。FPGA的基本特点如下:(1)采用FPGA 设计ASIC电路,用户不需投片生产,就能得到合用芯片。(2)FPGA可做其它全定制或半定制ASIC电路的中试样片。 (3)FPGA内部有丰富的触发器和I/O引脚。(4)它是ASIC电路设计中周期最短、开发费用最低、风险最小的器件之一。(5)FPGA采用高速CMOS工艺

    21、,功耗低。(6)FPGA易学易用,电路设计人员使用FPGA 进行电路设计时,不需要具备专门的集成电路深层次的知识。(7)FPGA改动灵活,FPGA软件包中有各种输入工具、仿真工具、编程器等全线产品,电路设计人员在很短的时间内就可完成电路的输入、编译、优化、仿真,直至最后芯片的制作。当电路有少量改动时,更能显示出FPGA的优势。FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择。2.2 FPGA芯片的构成FPGA的结构如图由6个部分组成:输入/ 输出模块, 基本可编程逻辑单元,丰富的布线资源,嵌入式RAM块, 底层嵌入功能单元和内嵌专用硬核。第 8 页 共 37 页图2.1 FPGA内部结

    22、构图(1)可编程输入/输出单元(I/O 单元)目前大多数 FPGA 的 I/O 单元被设计为可编程模式,即通过软件的灵活配置,可适应不同的电器标准与 I/O 物理特性;可以调整匹配阻抗特性,上下拉电阻;可以调整输出驱动电流的大小等。(2)基本可编程逻辑单元(CLB)FPGA 的基本可编程逻辑单元是由查找表(LUT )和寄存器(Register)组成的,查找表完成纯组合逻辑功能。FPGA 内部寄存器可配置为带同步/异步复位和置位、时钟使能的触发器,也可以配置成为锁存器。FPGA 一般依赖寄存器完成同步时序逻辑设计。一般来说,比较经典的基本可编程单元的配置是一个寄存器加一个查找表,但不同厂商的寄存

    23、器和查找表的内部结构有一定的差异,而且寄存器和查找表的组合模式也不同。学习底层配置单元的 LUT 和 Register 比率的一个重要意义在于器件选型和规模估算。由于 FPGA 内部除了基本可编程逻辑单元外,还有嵌入式的 RAM、PLL或者是 DLL,专用的 Hard IP Core 等,这些模块也能等效出一定规模的系统门,所以简可配置逻辑块。(3)嵌入式块RAM目前大多数FPGA都有嵌入式块RAM 。嵌入式块 RAM可以配置为单端口第 9 页 共 37 页RAM、双端口RAM 、CAM、FIFO等存储结构。CAM,即为内容地址存储器。写入CAM的数据会和其内部存储的每一个数据进行比较,并返回

    24、与端口数据相同的所有内部数据的地址。简单的说,RAM是一种写地址,读数据的存储单元;CAM与RAM恰恰相反。除了块RAM,Xilinx 和Lattice 的FPGA还可以灵活地将LUT 配置成RAM、ROM、FIFO等存储结构。(4)丰富的布线资源布线资源连通FPGA内部所有单元,连线的长度和工艺决定着信号在连线上的驱动能力和传输速度。布线资源的划分:1)全局性的专用布线资源:以完成器件内部的全局时钟和全局复位/置位的布线;2)长线资源:用以完成器件 Bank间的一些高速信号和一些第二全局时钟信号的布线;3)短线资源:用来完成基本逻辑单元间的逻辑互连与布线;4)其他:在逻辑单元内部还有着各种布

    25、线资源和专用时钟、复位等控制信号线。由于在设计过程中,往往由布局布线器自动根据输入的逻辑网表的拓扑结构和约束条件选择可用的布线资源连通所用的底层单元模块,所以常常忽略布线资源。其实布线资源的优化与使用和实现结果有直接关系。(5)底层嵌入功能单元内嵌功能模块主要指 DLL(Delay Locked Loop) 、 PLL(Phase Locked Loop ) 、DSP 和 CPU 等软处理器(Soft processor) 。正是由于内嵌功能的丰富才使得单片FPGA 成为系统级的设计工具,具备了软硬件的联合设计的能力。(6)内嵌专用硬核 与底层嵌入单元是有区别的,这里指的硬核主要是那些通用性相

    26、对较弱,不是所有 FPGA 器件都包含硬核。例如,Xilinx 公司的高端产品内嵌了 DSP Core 模块;为了适用通信总线与接口标准,部分 FPGA 内部集成了串并收发器等等。2.3 FPGA系统设计流程FPGA 的设计流程大致分以下六个步骤,设计流程如下:第 10 页 共 37 页设计规划设计输入功能仿真综合设计布局布线下载验证修改设计时序仿真YYNN图2.2 FPGA系统的流程图(1)制定设计方案制定设计方案是根据设计要求提出设计的思路和方法,对整个电路的设计的成功与否起决定性作用,主要任务是功能模块的划分、模型的建立、数据的处理和时序的建立、以及各个模块的实现方法等,是整个设计的根本

    27、,为后续的设计打下基础。(2)设计输入设计输入通常适用的方式包括原理图方式和 HDL 方式。HDL 设计方式是现今设计大规模数字集成电路的良好形式。HDL 语言描述在状态机、控制逻辑、总线功能方面较强,使其描述的电路能在特定综合器作用下以具体硬件单元较好地实现;而原理图输入在顶层设计、数据通路逻辑、手工最优化电路等方面具有图形化强、功能明确等特点。在实际的设计当中,也可以混合适用。(3)功能仿真功能仿真也叫逻辑仿真,是初步验证系统的逻辑功能,一般来讲,每一个用第 11 页 共 37 页户生成的模块和原理图都需要进行仿真,通过后,顶层文件也需要仿真,通过仿真能及时发现错误,以便进一步优化设计。功

    28、能仿真只是初步的验证系统的逻辑功能,所以具体线路和门电路的延迟基本忽略不计。(4)综合设计和布局布线综合是从 HDL 描述到门级网表电路的转换,是针对给定的电路实现功能和实现此电路的约束条件,通过计算机进行优化处理,获得一个能满足上述要求的最优或者接近最优的电路设计方案,由综合工具自动完成。实际的过程是把设计实现到芯片中的过程,把设计分割、映射、布局到器件的各个功能快。整个过程为:网表的转换映射布局布线产生时序数据产生配置文件 5 个步骤。综合完成后将产生的报告文件里记录内容包括:片内资源利用率、输入/输出引脚分布情况以及引脚到引脚间的延时、系统最大延时与最小延时和系统最大工作频率及最小工作频

    29、率等重要信息,供优化设计参考。(5)时序仿真时序仿真也称后仿真,区别于功能仿真,时序仿真加入了时序信息和具体器件的延迟信息。如器件延迟、连线延迟等,它是更接近真实器件的仿真。如果仿真结果显示由于延时影响而造成逻辑错误,就需要在设计输入时对关键电路进行设计约束,最终消除延时对电路的影响。(6)下载验证下载是在功能仿真与时序仿真正确的前提下,将综合后形成的位流下载到具体的 FPGA 芯片中,也叫芯片配置。因 FPGA 大多支持 IEEE(Institute of Electrical and Electronics Engineers)美国电气及电子工程师学会的 JTAG 标准,所以使用芯片上的

    30、JTAG 口是常用下载方式。将位流文件下载到 FPGA 器件内部后进行实际器件的物理测试即为电路验证,当得到正确的验证结果后就证明了设计的正确性。若发现实际运行环境与仿真环境的所得结果的差异,则需返回上层对设计进行进一步的修改和完善。2.4 视频信号处理的流程现有的视频信号来源,大部分都是模拟信号。在进行数字化处理时,必须先对模拟视频信号进行A/D解码转换,以得到处理器可以处理的数据信息,经处理第 12 页 共 37 页器的算法处理后,必须再进行D/A编码转换,供显示器显示。图 2.3是本文系统的视频处理流程:TVP5150VPIN OPB 总线模块MICROBLAZEIIC 模块VPOUT

    31、SAA7121数据处理及滤波模块DCM图2.3 视频信号处理的流程图 本文采用CCD 摄像机,CCD摄像机具有体积小、功耗小、工作电压低和抗烧毁等优点,而且在分辨率、动态范围、灵敏度、实时传输和自扫描等方面具有优越性。A/D芯片使用TI 公司的 TVP5150,芯片内部有丰富的寄存器、能产生多种制式的数据流格式和同步辅助信号;FPGA作为系统处理核心,针对视频解码芯片产生的数据流和同步信号,设计不同算法对其进行处理。SAA7121编码芯片可以把Cb-Y-Cr的数据流格式转换为模拟信号,最后在液晶屏上显示出来。系统的设计方案的核心内容在于FPGA实现视频流数据的处理方式以及利用VHDL语言来硬件

    32、实现。2.5 I2C总线简介 I2C总线是由串行数据线SDA和串行数据线SCL 构成的串行总线,通过其可以在CPU 和被控IC之间以及 IC与IC之间进行发送和接受数据,最高传送速率可达400kbits/s。图 2.4为I 2C时序图。第 13 页 共 37 页图2.4 I 2C时序图总线状态有三种状态:(1)总线空闲状态:A 段,在此阶段信号线和时钟线时钟保持高电平。(2)总线启动和总线结束:B 段和 C 段,SCL 为高电平时, SDA 由高电平向低电平跳变,开始传送数据,SCL 为高电平时, SDA 由低电平向高电平跳变,结束传送数据。(3)数据传送阶段和数据变化阶段:D 段和 E 段,

    33、I 2C 总线在传送数据时,必须保证在 SCL 高电平时 SDA 上数据稳定,否则就判断为开始或结束信号。只有在SCL 为低电平时候,数据线 SDA 才能发生变化。2.6 TVP5150的配置TVP51l50是超低功耗、支持NTSC/PAL/SECAM 等格式的高性能视频解码器,在正常工作时,它的功耗仅115 mW,并且具有超小封装(32脚的TQFP),因此非常适用于便携、批量大、高质量和高性能的视频产品。它可以接收2路复合视频信号(CVBS)或l路S-Video信号。通过单片机I 2C总线设置内部寄存器,可以输出 s位4:2:2的ITU-R BT.656信号(同步信号内嵌),以及 8位4:2

    34、:2的视频数据流。图2.5为TVP5150芯片的原理图,TVP5150芯片采用14.318 18 MHz晶振,数字和模拟输入电压为1.8 V, IO口电压3. 3 V;信号输入有 CH1和CH2 两路,并且都进行阻抗匹配设计,防止对输入信号的反射;YOUT7:0输出8路YCbCr 信号,消隐信号可选择单独引脚HSYNC和VSYNC 输出,或者内嵌于这8路信号中。PCLK/SCLK脚时钟信号可输出13.5 MHz 和27 MHz 两种频率。第 14 页 共 37 页图2.5 TVP5150芯片的原理图FPGA作为一个I 2C总线的主设备初始化TVP5150 配置的写操作时,按如下过程进行:FPG

    35、A产生一个起始条件;FPGA 发出一个 TVP5150的地址(0xBA或0xB8)等待 TVP5150响应;接收到 TVP5150的响应,FPGA发出要配置寄存器的地址,等待TVP5150响应;接收到TVP5150的响应后,发送要配置的数据,等待TVP5150响应;接收到TVP5150的响应后,发送停止位,结束一次配置。整个写的过程如图2.6所示。第 15 页 共 37 页图 2.6 配置 TVP5150 写过程在进行配置寄存器(0x008F)时,TVP5150需要一段延时来完成当前的配置,此时TVP5150保持SCL为低,通知FPGA配置尚未完成。在编程时,一般不用查询当前的SCL 的状态,

    36、而是延时配置需要的最大延时64us。2.7 验证模块验证模块主要由SAA7121视频编码芯片构成,可将 8位4:2:2的ITU.R BT.656或者ITUR BT.601输入信号编码成 CVBS信号或S-Video信号输出。如果TVP5150解码模块工作正常,利用此验证模块可以得到模拟视频信号,接入显示设备可得到输入图像。其主要的功能特征如下:(1)支持 NTSC 或 PAL 制式两种格式;(2)支持8位宽度的视频信号输入,格式为Y-Cb-Cr,SAV和EAV信号;(3)快速的I 2C控制接口(400kHz);(4)编码器可以工作在主动模式或被动模式;(5)可编程控制行同步和场同步信号的输入相

    37、位;(6)可编程控制行同步信号的输出相位。在整个芯片的工作过程中,可以通过I 2C信号配置芯片的各个寄存器,以此控第 16 页 共 37 页制芯片按照用户的需求进行工作。SAA7121H 的配置是通过标准的 I2C 总线来完成的。SAA7121H 的 I2C 总线只支持 7 位地址的格式,并只能作为从设备。它支持寄存器的地址自动加一的功能。其数据交换的最高速度为 400kbits/s。除了可读的状态寄存器外,其它的寄存器只能写。其读写的数据格式如图 2.7 所示:图 2.7 SAA7121 的读写过程每一个SAA7121H根据SA管脚的状态可以配置I 2C的地址,说明如下:当SA为高时,其地址

    38、为0x8C;当SA 为低时,其地址为0x88。 第 17 页 共 37 页3 视频图像处理的算法3.1 数字视频信号格式模块将模拟视频信号解码成符合ITU-R BT.656标准的数字视频信号,输出8位Y:Cb:Cr =4:2:2的数字信号。同步信号内嵌于数据流中串行输出,也可以单独引脚与数据流并行输出。表3.1所示为完整一帧数据,分奇偶两场,23311行是偶数场数据,366624行是奇数场数据,其余为场控制信号或者无效数据。FID为奇偶场指示信号。在场同步信号(VSYNC )下降沿跳变。VBLK为场消隐信号,高电平有效,可以通过设置TVP5150寄存器来改变其长短,控制有效图像数据输出,因为在

    39、 VBLK信号低电平期间对应输出视频有效数据。表 3.1 PAL 制式一帧图像格式122 场消隐信号23311 偶数场视频数据311335 场消隐信号336624 奇数场视频数据624625 场消隐信号每一行的数据结构如图3.1所示。每行数据包含水平控制信号和YCbCr ,8个最高有效比特都是1或都是0的数据字用于标识目的,所以256个8比特字中只有254个(1024个10比特字中的1016个)可以用于表示信号值,视频数据信号排列顺序为Cb-Y-Cr-Y,其中 Cb,Y,Cr,这三个指的是同址的亮度和色差信号取样,后面的Y字对应于下一个亮度取样。FFFF00XY8010801Y8010FFFF

    40、00XYCbY CrY CbCrYEAV SAV行控制信号 视屏数据信号4 280 4 1400图 3.1 ITU-R BT.656 每行数据结构第 18 页 共 37 页数据信息是以 8 比特字的二进制信息的形式,通过串行的方式来传输亮度信号以及色度信号,在数据流中,包括有视频信号、定时基准信号、辅助信号。数字视频流中有两个定时基准信号,一个在每个视频数据块的开SAV,另一个在每个视频数据块的结束为EAV。每个定时基准信号由4个字的序列组成,格式如下FF、00、00、XY(FF00供定时基准信号用) 。头三个是固定前缀,第4个字包含定义第二场标识、场消隐状态和行消隐状态的信息。定时基准信号内

    41、的比特分配见表3.2所示。表 3.2 定时基准信号数据比特字 第一个字(FF)第二个字(00)第三个字(00)第四个字(XY)9 1 0 0 18 1 0 0 F7 1 0 0 V6 1 0 0 H5 1 0 0 P34 1 0 0 P23 1 0 0 P12 1 0 0 P01 1 0 0 00 1 0 0 0XY各位的含义如下图3.2所示。图中最高位是固定数据1,F=0表示偶数场,F=1表示奇数场;V=0表示该行为有效视频数据,V=1 表示该行没有有效视频数据;H=0表示为SAV 信号,H=1 表示为EAV信号;P3 和 P0为保护信号,由F、V、H信号计算生成。第 19 页 共 37 页

    42、图3.2 SAV/EAV中XY字节各比特位含义3.2 视频图像处理的算法视频图像处理技术分为频率域图像处理和空间域图像处理。频率域处理方法就是在视频图像的变换域内,对其变换值进行运算,然后通过逆变换获得视频图像增强效果。这是一种间接处理方法,整个过程运算需要三个步骤,运算量大,不利于视频数据流的实时处理,所以频率域的处理方法多用于静止图像的处理方式,而从实时性角度而言,本文主要针对视频图像处理技术中的空间域图像处理,结合 FPGA 硬件实现图像算法的特点和要求,分析了中值滤波、均值滤波、锐化滤波等数字图像处理算法。空间域滤波技术作为视频图像处理的一个重要领域,是通过对视频图像的处理,使其比处理

    43、前更适合一个特定应用,如增加目标的轮廓和边缘,模糊处理等。空域滤波的机理就是在待处理的图像中逐点地移动模板,滤波器在该点的响应通过事先定义的滤波器系数与滤波模板扫过区域的相应像素值的关系来计算。空域滤波可以按照以下关系进行分类:从数学形态上可以把空域滤波器分为线性滤波器和非线性滤波器;线性滤波器是包含在滤波模板邻域内像素的简单平均值。因此这些滤波器也称为均值滤波器。均值滤波用邻域的均值代替像素值,减小了图像灰度的尖锐变化。由于典型的随机噪声就是由这种尖锐变化组成,因此均值滤波的主要应用就是减噪,即除去图像中不相干的细节,其中不相干是指第 20 页 共 37 页与滤波模板尺寸相比较小的像素区域。

    44、但是图像边缘也是由图像灰度尖锐变化带来的特性,因而均值滤波总是存在不希望的边缘模糊的负面效应。非线性滤波器,它的响应基于图像滤波器包围的图像区域中像素的排序,然后由统计排序的结果决定的值代替中心像素的值。从处理效果上可以把空域滤波器分为平滑空间滤波器和锐化空间滤波器,平滑空间滤波器用于模糊处理和减小噪声,锐化空间滤波器主要用于突出图像中的细节或者增强被模糊了的细节。3.2.1中值滤波中值滤波(Median Filter) 是一种非线性信号处理技术,早期用于一维信号处理,后来很快被用到二维数字图像平滑中,是基于排序统计理论的一种能有效抑制图像噪声、提高图像信噪比的滤波技术。它比小尺寸的线性平滑滤

    45、波器的模糊程度明显要低,对处理脉冲噪声非常有效。中值滤波器的主要功能是使拥有不同灰度的点看起来更接近于它的邻近值,去除那些相对于其邻域像素更亮或更暗的像素,对脉冲噪声的去噪能力很好,却对高斯噪声的去噪能力较差。在一维形式下,一维中值滤波器含有奇数个数据的滑动模板,对模板中的数据由小到大排序,取排在中间位置上的数据作为最终的处理结果。中值滤波的核心运算是将模板中的数据进行排序,这样,如果一个亮点(暗点)的噪声,就会在排序过程中被排在数据序列的最右侧或者最左侧,因此,最终选择的数据序列中间位置上的值一般不是噪声点的值,由此便可以达到抑制噪声的目的。设 表示数字图像各点的灰度值,滤波窗口为 S 的二

    46、维中值(,)xijI滤波定义为:(3.1)(,)(,)(,)yijmedijedxirjs(,()rSijI式中的 为中值滤波处理后 处的灰度图像值,S 为模板窗口, 为, ,i i窗口的水平尺寸, 为窗口的垂直尺寸,窗 S 可以取线状、方形、十字形、圆形、j菱形等。个像素值依次进行排序,排序的过程,就是对像素作比较和交换的过程。n序列中像素之间的比较次数是影响排序速度的重要原因。第一步遍历整个数列,记录最大值;第二步将上一步骤得到的最大值除去再遍历数列,记录第二大的值,第 21 页 共 37 页如此循环直到剩下最后一个值为止,这时取出第 个数,即为中值输出。在整12n个比较过程中,总共做了

    47、次像素比较操作,而对一幅 720576 的灰度图12n像进行中值滤波处理,运算量非常大,这种中值滤波算法随着窗口的移动,需要重复排序,包含了大量重复比较的过程,窗口越大,处理时间越长。3.2.2均值滤波均值滤波算法又叫邻域平均法,是一种最简单的线性滤波器。均值滤波算法对高斯噪声有较好的去噪能力,而对脉冲噪声的去噪声能力却很差;一幅图像往往可能受到各种噪声源的干扰,如电传感器噪声信道传输误差引起的噪声等。这些噪声在图像上常常表现为一些孤立象素点,这可以理解为象素的灰度是空间不相关的,即噪声点象素灰度与它们的近邻象素灰度有显著不同。借助噪声点的这一空间特性,产生邻域平均法,这种方法的基本思想是用几

    48、个邻域象素灰度的平均值代替每个象素的灰度值。设 为有噪声的原始图像,经过邻域平均处理(,)fxy后的图像为 ,则均值平均法在可表示为:(,)Fxy(3.2),1(,)(,)mnsFxyfM式中 S 是所取邻域中各象素的坐标; M 是邻域中包含的近邻象素的个数,是以 坐标为中心的,一定尺寸的邻域内的所有像素点。(,)mn(,)xy以 33 窗口为例,在 上按行(或)列对每个象素选取 33 窗口,并对(,)f全部象素经平均处理后可获得 。图 3.3 为 33 的窗口均值滤波模型Fxy图 3.3 33 均值滤波模型第 22 页 共 37 页3.2.3加权均值滤波加权均值滤波是根据位置信息的不同,改变

    49、像素的权值,以达到减少平滑过程中的模糊。因为在中心位置的象素最为重要,因此中心位置的象素比其他的任何象素的权值都大,而远离中心的其他象素点就会显得不太重要。由于对角离中心象素比正交方向的相邻的象素更远,所以它的重要性比与中心直接相邻的四个象素要低。图 3.4 为典型的 33 加权均值模型:图 3.4 33 加权均值模型3.2.4锐化滤波图像的锐化,主要用于增强图像中的轮廓边缘、细节及灰度跳变部分,形成完整的物体边界,达到将物体从图像中分离出来或将表示同一物体表面区域检测出来的目的。与平滑处理一样,也是视频图像处理一部分。高通滤波在空间域是用卷积的方法来实现的,建立在离散卷积的基础上的空间域高通滤波关系式为:(3.3)(,)(,)1,)mngxyfHxmyn式中, 为锐化输出; 为输入图像; 为系统, ,f (1,)Hxmyn冲激响应阵列。下面是几种常用的高通卷积模板:1051H215H3251第 23 页 共 37 页4 基于 FPGA的视频图像滤波处理4.1 噪声4.1.1 噪声的定义噪声可以理解为妨碍人们感觉器官对所接收的信源信息理解的因素。噪声在理论上可以定义为不可预测,只能用概率统计方法来认识的随机误差。因此将图

    展开阅读全文
    提示  道客多多所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
    关于本文
    本文标题:基于FPGA的视频数据均值滤波的实现.doc
    链接地址:https://www.docduoduo.com/p-6153095.html
    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们

    道客多多用户QQ群:832276834  微博官方号:道客多多官方   知乎号:道客多多

    Copyright© 2025 道客多多 docduoduo.com 网站版权所有世界地图

    经营许可证编号:粤ICP备2021046453号    营业执照商标

    1.png 2.png 3.png 4.png 5.png 6.png 7.png 8.png 9.png 10.png



    收起
    展开