1、Candence 仿真手册 SI PI EMICandence 使用手册_仿真分册前言 PCB 仿真 Cadence软件是我们公司统一使用的原理图设计、PCB设计、高速仿真的 EDA工具。进行仿真工作需要有很多方面的知识，须对高速设计的理论有较全面的认识，并对具体的单板原理有一定的了解，还需具备仿真库的相关知识等。在这个分册中仅对仿真软件的使用进行较详细的阐述，还介绍高速设计的一些相关理论，仿真过程是基于 Allegro SPB 15.7的 PCB SI 模块进行的。其他知识，如仿真库的知识、约束管理器等请参阅专门的使用手册。在此非常感谢网络南研 EDA和本部 EDA对此手册的支持。 Cand
2、ence 仿真手册 SI PI EMI第一章高速设计与 PCB仿真流程本章介绍高速 PCB仿真设计的基础知识和重要意义，并介绍基于 Cadence 的 Allegro SPB15.7的 PCB仿真流程。 1.1高速信号与高速设计随着通信系统中逻辑及系统时钟频率的迅速提高和信号边沿不断变陡，PCB的走线和板层特性对系统电气性能的影响也越发显著。对于低频设计,走线和板层的影响要求不高甚至可以完全忽略不计。当频率超过 50MHz时，PCB走线则必须以传输线考虑，而在评定系统性能时也必须考虑 PCB板材的电参数影响。当系统时钟频率达到 120MHz及更高时，就只能使用高速电路设计方法，否则基于传统方法
3、设计的 PCB 将无法工作。因此，高速电路设计技术已经成为电子系统设计师必须采取的设计手段，只有通过使用高速电路设计师的设计技术，才能实现设计过程的可控性。高速系统的设计必须面对互连延迟引起的时序问题以及串扰、传输线效应等信号完整性问题。 通常认为如果数字逻辑电路的频率达到或者超过 45MHZ50MHZ，而且工作在这个频率之上的电路占整个电子系统的一定份量（比如说），就称为高速电路。实际上，信号边沿的谐波频率比信号本身的频率高，是信号快速变化的上升沿与下降沿（或称信号的跳变）引发了信号传输的非预期结果。因此，通常约定如果线传播延时大于 1/2数字信号驱动端的上升时间，则认为此类信号是高速信号并
4、产生传输线效应，见图 11所示。信号的传递发生在信号状态改变的瞬间，如上升或下降时间。信号从驱动端到接收端经过一段固定的延迟时间，如果传输延迟时间小于 1/2 的上升或下降时间，那么来自接收端的反射信号将在信号改变状态之前到达驱动端。反之，反射信号将在信号改变状态之后到达驱动端，如果反射信号很强，叠加的波形就有可能会改变逻辑状态。Candence 仿真手册 SI PI EMI图 11 传输线效应Candence 仿真手册 SI PI EMI1.1.1高速信号的确定 上面我们定义了传输线效应发生的前提条件，但是如何得知线延时是否大于 1/2驱动端的信号上升时间呢？一般地，信号上升时间的典型值可通
5、过器件手册给出，而信号的传播时间在 PCB设计中由实际布线长度决定。图 12为信号上升时间和允许的布线长度 (延时) 的对应关系。 PCB 板上每单位英寸的延时为 0.167ns.。但是，如果过孔多，器件管脚多，网线上设置的约束多，延时将增大。通常高速逻辑器件的信号上升时间大约为 0.2ns。如果板上有 GaAs芯片，则最大布线长度为 7.62mm。图 12 信号上升时间与允许布线长度的对应关系设 Tr为信号上升时间， Tpd 为信号线传播延时 (见图 13) 。如果 Tr4Tpd，信号落在安全区域。如果 2TpdTr 4Tpd，信号落在不确定区域。如果 Tr2Tpd，信号落在问题区域。对于落
6、在不确定区域及问题区域的信号，应该使用高速布线方法。Candence 仿真手册 SI PI EMI图 13 信号传播线延时与上升时间的关系 1.1.2 边缘速率引发高速问题 EDA设计工程师发现 SI问题的起因不仅仅是高速设计。真正的原因不是系统时钟速率的提高，而是驱动器上升和下降时间的缩短。随着芯片制造工艺技术的进步及 IC制造商转向采用 0.25微米或更小工艺，他们所生产的标准元件的裸片尺寸越来越小；边缘速率越来越快，最终会导致 PCB设计中高速问题的产生，而传统的高速分析是不考虑这类问题的。此外，当 IC制造商转向可在更小面积上封装更多功能的高密度器件时，需要开发新型的封装技术。现在，
7、BGA、CSP和 MCM等封装技术都可根据设计要求，在小型封装内提供更多的引脚和更少的封装寄生参数。尽管这些新型器件体积极小，但它们也有其自身的问题。例如，互连线较长。即便不考虑系统时钟速率，高的上升时间和更长的走线长度也让电路板设计工程师面临着严峻的挑战。只要传输线长度引起的延迟超过驱动器上升/下降时间有效长度的六分之一，就会引起传输线问题。例如，若上升时间为 1 ns，走线边缘速率为每英寸 2ns，只要走线长度超过 1英寸，就会发生传输线问题。众所周知，走线长度小于 1英寸的电路板极为少见。因此，采用上升时间为 1ns的设计肯定会出现高速设计问题。随着新型 IC工艺的出现，情况会变得越来越
8、糟。因为上升时间将很快发展到 1ns以下。实际上，大约每隔三年晶体管门长度就会缩短，而其相应的开关速率会增长约 30%。 Candence 仿真手册 SI PI EMISI问题的表现方式很多。当边缘速率上升时，时序问题首先暴露出来。传输线效应造成的阻尼振荡 (Ringing)、正尖峰(overshoot)和负尖峰 (undershoot)有可能超过规定的噪音容限。在低速系统中，互连延迟和阻尼振荡可以忽略不计，因为在这种系统中信号有足够的时间达到稳定。但是当边缘速率加快，系统时钟速率上升时，信号在器件之间的传输时间以及同步准备时间都缩短了。当边缘速率低于 1ns时，串扰问题也出现了。通常串扰问题
9、出现在高边缘速率、高密度的电路板上，其成因是走线之间的耦合。亚纳秒级边缘速率会引起高频谐振，很容易耦合到邻近的互连线中，从而造成串扰，拥有大量高速互连的电路板特别容易产生此类问题。当高速器件的边缘速率低于 0.5ns时，电源系统稳定性和 EMI等问题也随之产生。来自大容量数据总线的数据交换速率特别快，当它在电源层中产生足以影响信号的强波纹时，就会产生电源稳定性问题。高速信号也可能产生辐射，EMI因而也成为要关注的另一个设计问题。 1.1.3 传输线效应 PCB板上的走线可等效为下图所示的串联和并联的电容、电阻和电感结构。串联电阻的典型值 0.25-0.55 ohms/foot，因为绝缘层的缘故
10、，并联电阻阻值通常很高。将寄生电阻、电容和电感加到实际的 PCB连线中之后，连线上的最终阻抗称为特征阻抗 Zo。线径越宽，距电源 /地越近，或隔离层的介电常数越高，特征阻抗就越小。如果传输线和接收端的阻抗不匹配，那么输出的电流信号和信号最终的稳定状态将不同，这就引起信号在接收端产生反射，这个反射信号将传回信号发射端并再次反射回来。随着能量的减弱反射信号的幅度将减小，直到信号的电压和电流达到稳定。这种效应被称为振荡，信号的振荡在信号的上升沿和下降沿经常可以看到。注：关于传输线的等效电路请参照电气篇中的“相关计算”。 Candence 仿真手册 SI PI EMI图 1传输线的等效电路基于上述定义
11、的传输线模型，归纳起来，传输线会对整个电路设计带来以下效应。 反射信号 Reflected signals 延时和时序错误 Delay & Timing errors 多次跨越逻辑电平门限错误 False Switching 过冲与下冲 Overshoot/Undershoot 串扰 Induced Noise (or crosstalk) 电磁辐射 EMI radiation 反射信号 Reflected signals如果一根走线没有被正确终结(终端匹配)，那么来自于驱动端的信号脉冲在接收端被反射，从而引发不预期效应，使信号轮廓失真。当失真变形非常显著时可导致多种错误，引起设计失败。同时，
12、失真变形的信号对噪声的敏感性增加了，也会引起设计失败。如果上述情况没有被足够考虑，EMI将显著增加，这就不单单影响自身设计结果，还会造成整个系统的失败。 反射信号产生的主要原因：过长的走线；未被匹配终结的传输线，过量电容或电感以及阻抗失配。图 15 反射信号Candence 仿真手册 SI PI EMI延时和时序错误 Delay & Timing errors：信号延时和时序错误表现为：信号在逻辑电平的高低门限之间变化时保持一段时间信号不跳变，过多的信号延时可能导致时序错误和器件功能的混乱。 通常在有多个接收端时会出现问题，电路设计师必须确定最坏情况下的时间延时以确保设计的正确性。 信号延时产
13、生的原因：驱动过载，走线过长。图 1 信号延时错误 多次跨越逻辑电平门限错误 False Switching： 信号在跳变的过程中可能多次跨越逻辑电平门限从而导致这一类型的错误。多次跨越逻辑电平门限错误是信号振荡的一种特殊的形式，即信号的振荡发生在逻辑电平门限附近，多次跨越逻辑电平门限会导致逻辑功能紊乱。反射信号产生的原因：过长的走线，未被终结的传输线，过量电容或电感以及阻抗失配。Candence 仿真手册 SI PI EMI图 1 逻辑开关错误翻转 Candence 仿真手册 SI PI EMI过冲 Overshoot/Undershoot：过冲来源于走线过长或者信号变化太快两方面的原因。虽
14、然大多数元件接收端有输入保护二极管保护，但有时这些过冲电平会远远超过元件电源电压范围，损坏元器件。图 1信号的上冲与下冲串扰 Induced Noise (or crosstalk) ：串扰表现为在一根信号线上有信号通过时，在 PCB板上与之相邻的信号线上就会感应出相关的信号，我们称之为串扰。信号线距离地线越近，线间距越大，产生的串扰信号越小。异步信号和时钟信号更容易产生串扰。因此消除串扰的方法是移开发生串扰的信号或屏蔽被严重干扰的信号。电磁辐射 EMI radiation ：EMI(Electro-Magnetic Interference)即电磁干扰，产生的问题包含本身产生过量的电磁辐射及受周围电磁辐射干扰两方面。EMI 表现为当数字系统加电运行时，会对周围环境辐射电磁波，从而干扰周围环境中电子设备的正常工作；或者是对周围电磁干扰过于敏感。 1.2 高速 PCB仿真的重要意义 1.2.1板级 SI仿真的重要意义 过去，PCB性能要采用一系列仪器测试电路板原型 (通常接近成品 )来评定。电路的复杂性增加之后，多层板和高密度电路板出现了，人们开始用自动布线工具来处理日益复杂的元器件之间的互联。此后，电路的工作速度不断提高，功能不断翻新，元器件之间连线的物理尺寸和电路板的电特性日益受到关注。
