1、学院：计算机学院专业：信息与计算科学姓名：方荣华学号：0908060223班级：0902全加器一位全加器 全加器是能够计算低位进位的二进制加法电路 一位全加器(FA) 的逻辑表达式为：SAB CinCo ABBCin ACin其中 A,B 为要相加的数， Cin 为进位输入；S 为和，Co 是进位输出；如果要实现多位加法可以进行级联，就是串起来使用；比如 32 位+32 位，就需要 32 个全加器；这种级联就是串行结构速度慢，如果要并行快速相加可以用超前进位加法，超前进位加法前查阅相关资料；如果将全加器的输入置换成 A 和 B 的组合函数 Xi 和 Y（S0S3 控制）,然后再将 X,Y 和进
2、位数通过全加器进行全加，就是 ALU 的逻辑结构结构。即 Xf（A，B)Yf （A，B ）不同的控制参数可以得到不同的组合函数,因而能够实现多种算术运算和逻辑运算。半加器、全加器、数据选择器及数据分配器 1.验证半加器、全加器、数据选择器、数据分配器的逻辑功能。2.学习半加器、全加器、数据选择器的使用。3.用与非门、非门设计半加器、全加器。4.掌握数据选择器、数据分配器扩展方法。1.半加器和全加器根据组合电路设计方法,列出半加器的真值表,见表 7。逻辑表达式为：S =AB + AB= ABC = AB半加器的逻辑电路图如图 17 所示。用两个半加器可组成全加器,原理图如图 18 所示。在实验过
3、程中,我们可以选异或门 74LS86 及与门 74LS08 来实现半加器的逻辑功能；也可用全与非门如 74LS00、反相器 74LS04 组成半加器。这里全加器不用门电路构成,而选用集成的双全加器 74LS183。其管脚排列和逻辑功能表分别见图 19 和表 4.9 所示（a）用异或门组成的半加器（b）用与非门组成的半加器图 17 半加器逻辑电路图图 18 由二个半加器组成的全加器图 19 74LS183 双全加器管脚排列图2.数据选择器和数据分配器数据选择器又叫多路开关,其基本功能相当于单刀多位开关,其集成电路有“ 四选一”、“八选一”、“十六选一”等多种类型。这里我们以“八选一” 数据选择器
4、 74LS151 为例进行实验论证。数据分配器,实际上其逻辑功能与数据选择器相反。它的功能是使数据由 1 个输入端向多个输出端中的某个进行传送,它的电路结构类似于译码器。所不同的是多了一个输入端。若选择器输入端恒为 1,它就成了上一实验的译码器。实际上,我们可以用译码器集成产品充当数据分配器。例如,用 2-4 线译码器充当四路数据分配器,38 线译码器充当八路数据分配器。就是将译码器的译码输出充当数据分配器输出,而将译码器的使能输入充当数据分配器的数据输入。1.半加器、全加器（1）根据组合电路设计方法,列出半加器的逻辑功能表,见表 7。由异或门 74LS86 和与门 74LS08 组成半加器,
5、半加器的实验电路图如图 20 所示。74LS86 的管脚排列图见图 21 所示（74LS08 管脚排列图见门电路实验的图 2）。将 74LS86、74LS08 集成片插入 IC 空插座中,按实验电路图 20 接线,进行半加器逻辑功能验证。实验时输入端 A、B 接输入信号,输出端 S、C 接发光二极管 LED,观察和数与进位数,并记录。（2）全加器逻辑功能验证：本实验中全加器不用门电路构成,而选用集成的双全加器 74LS183。将 74LS183 集成片插入 IC 空插座中验证其逻辑功能与表 8 中结果进行比较。 图 20 用异或门组成的半加器实验电路图 图 21 74LS86 管脚排列图表 7
6、 半加器逻辑功能表输 入 和 进 位A B S C0 00 11 01 10110 0001表 8 全加器逻辑功能表输 入 输 出Ci-1 B A Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1将全加器 74LS183 集成片插入 IC 空插座,输入端 A、B 、C i-1 分别接逻辑开关 K1、K 2、K 3,输出 Si 和 Ci 接发光二极管 LED。按全加器逻辑功能表输入逻辑电平信号,观察输出 Si 及进位 Ci 并记录下来。2.数据选择器和数据分配器（1）数据选择器将 74LS151“八选一 ”
7、数据选择器插入 IC 空插座中（管脚排列图如图 22 所示）,按图 23 接线。其中 C、B、A 为三位地址码,S 为低电平选通输入端,D 0D7 为数据输入端,输出 Y 为原码输出端,W 为反码输出端。置选通端 S 为 0 电平（即低电平）,数据选择器被选中,拨动逻辑开关 K3K1 分别为 000,001，111（置数据输入端 D0D7 分别为 10101010 或 11110000）,观察输出端 Y 和 W 输出结果,并记录。图 22 74LS151 管脚排列图 图 23 八选一数据选择器实验接线图 （2）数据分配器,其逻辑功能与数据选择器相反，常常用译码器集成片充当数据分配器。在多路分配
8、器中用 3 线-8 线 74LS138 译码器接成数据分配器形式,从而完成多路信号的传输。具体实验接线见图 24。图 24 多路信号传输实验接线图（多路分配器） 将 74LS138 集成片插入 IC 空插座中（管脚排列图见“编码器” 图 4.27）,按图 4.46 接线。D 0D7 分别接数据开关或逻辑开关,D 0D7 接 8 个发光二极管 LED 显示输出,数据选择器和数据分配器的地址码一一对应相连,并接三位逻辑电平开关（也可用 8421 码拨码开关的 4、2、1 三位或三位二进制计数器的输出端 QC、QB、Q A）。把数据选择器 74LS151 原码输出端 Y 与 74LS138 的 G2A 和 G2B 输入端相连,二个集成片的通选分别接规定的电平。这样即完成了多路分配器的功能验证。置 D0D7 为 11110000 和 10101010 两种状态,再分别两次置地址码 A3A0 为 07,观察输出发光二极管 LED的状态,并记录。
