1、传输线理论试题答卷人： 答案卷 得分： 100 折合： 15 一 在 PCB Layout设计中，匹配线长是工程师的基本功之一，尤其是数据总线，要让所有信号同时到达接收端。如下图，封装 A是驱动端，通过三根微带走线传输到封装 B，由于封装 A内部的走线长度不一致，在 PC板上需要进行相应的绕线处理，以保证信号的同步性。各部分的介电常数标注在图中，请回答以下一些问题：（12 分，每空 3分） 已知条件：真空中信号的传播速率为：11.85(inch/ns),信号传输速率大致与 成反比。1信号在封装 A中的传输延时是 158 （单位：ps/inch）；2信号在 PC板上的传输延时是 175 （单位：
2、ps/inch）；3如果以 Wire 3为参考基准线长，其在封装 A中走线长为 2000Mils，在PC板上走线为 10Inches，三根走线在封装 B中的线长相同，wire 1 在封装A中的走线长 1500Mils，wire 2在封装 A中的走线长 1000Mils，则在 PC板上，Layout 工程师需要相应调整 Wire 1的走线长度为 10.45 inches ；Wire 2 的长度为 10.90 inches 。二 目前需要设计一块电路板,其中内层上要走两种特性阻抗的传输线,一种为特性阻抗值为 60欧姆的传输线,另一种为特性阻抗值为 30欧姆的传输线。已知 PCB板的内层走线最小宽度
3、为 4mil，假设介质介电常数为 4.3，铜线厚度为1.32mil，信号层到两边参考平面的高度相同。（每小题 6分）a).介质层需要多厚才能保证最小宽度传输线的特性阻抗值为 60欧姆，这里的介质厚度指两个参考平面之间的距离 h。(给出计算过程)注意：如果计算信号走线层到其中一边参考平面的高度 H，可以通过折算：H=(h-t)/2根据： ，将Z0=60ohms，w=4Mils，t=1.32mils 带入即可算出：h=18.54Milsb).在叠层不变的情况下，设计特性阻抗值为 30欧姆的传输线宽度。(给出计算过程)利用上面同样的公式，将 Z0=30ohms，h=18.54Mils，t=1.32m
4、ils 带入，可算出：W=14.01Mils三 传输线的阻抗需要特殊的 TDR测试设备，下图的例子是一根传输线（包含容性器件）在 TDR中观察到的各段阻抗值。假设传输线延时为175ps/inch。（每小题 10分）请仿照上面的例子，在已知传输线电路结构和 TDR测试波形的情况下分别画出对应的示意图，注意：TDR 的时间是 2Tpd，因而在计算长度的时候要除以 2，见例。1已知传输线的电路结构，画出大致的 TDR测试波形：需要注明各段传输线的延时和阻抗值，无源器件的值无需考虑。在下面的空白区域做出 TDR测量结果示意图：2已知 TDR测试波形，画出传输线的电路结构：需要注明各段传输线的阻抗和长度
5、，在下面的空白区域画图：四 在一个 DDR内存设计中，工程师要完成对下面数据传输线电路的分析。当 t=0时刻，驱动端处于开始上升时刻，试回答下面的问题。（20 分）1) 起始时刻传输线 A点的分压为多大?_1.07_v（1 分）2) 传输线终端反射系数为多大?_1_（1 分）3) 传输线源端反射系数为多大?_0.143_（1 分）4) 完成下面图中“?”号处的空缺（6 分）要求: 外面两列空格中填入每次信号的反射给两端的幅值叠加量和叠加后总幅值之比。比如:驱动端原来信号幅值为 1.0,入射波为 0.5,反射回去的为 0.3，则反射给信号的幅值叠加量为 0.8，那么反射给两端的幅值叠加量和叠加后
6、总幅值之比即为：0.8/1.8。 中间斜线上的空格填入此时在传输线上传输信号幅值。5) 画出传输线源端和终端的电压/时间图.(纵坐标为电压,横坐标为时间,单位以 Td计算)：(6 分)6) 这种现象属于欠阻尼还是过阻尼?_过阻尼_（1 分）7) 这种现象可以用终端匹配来解决吗?如果可以,如何匹配?如果不行,解释原因。（4 分）不可以，加入终端匹配只能更加减少幅值，过阻尼可以通过减小源端匹配电阻的值达到改善。五 下面是对一根 SDR内存电路中数据传输线的分析，注意：该电路驱动端处于信号下降阶段，如图：（22 分）1) 起始时刻传输线上的分压为多大?_-2.36_ v（1 分）2) 传输线终端反射
7、系数为多大?_1_（1 分）3) 传输线前端反射系数为多大?_-0.43_（1 分）4) 完成下面图中的空缺（6 分）要求（和上题基本一致）: 外面两列空格中填入每次信号的反射给两端的幅值叠加量和叠加后总幅值之比。比如:驱动端原来信号幅值为 1.0,入射波为 0.5,反射回去的为 0.3，则反射给信号的幅值叠加量为 0.8，那么反射给两端的幅值叠加量和叠加后总幅值之比即为：0.8/1.8。中间斜线上的空格填入此时在传输线上传输信号幅值。5) 画出传输线源端和终端的电压/时间图。(纵坐标为电压,横坐标为时间,单位为 Td)（6 分）6) 这种现象属于欠阻尼还是过阻尼?_欠阻尼_（1 分）7) 如
8、果对终端用戴维宁匹配,是否可行?可行,确定各个参数值（假设我们要求的静态偏值电平为 VCC的 75%）；如果不可行,请解释原因。（3 分）可行，根据：R1R2/(R1+R2)=Z0=50ohms，和 R2/(R1+R2)=0.75X3.3，可以算出：R1=67ohms，R2=200ohms。8） 如果用肖特基尔二极管端接有什么最主要的缺点？（选择一个你认为最大的缺点回答）。（3 分）选用肖特基尔二极管端接最大的缺点是它本身不是阻尼性器件，其非线性的高频特性会产生额外的 EMI，对参考平面的噪声较大。五. 对于如下图所示的电路拓补结构，请大家发表自己的看法。（14 分）如何设置分支传输线的阻抗值才能达到传输线的最佳连续性，从而减少节点的反射？并结合我们设计中的实例分析各种可行性(希望大家摒弃所有的观念,运用自己的理解,发表自己的看法)。要点：理论上分析，为了保证阻抗的连续性，分支的两端传输线的阻抗应该为主干传输线阻抗的两倍，即 Z1=Z2=100ohms，但实际设计中很难实现，受叠层和工艺线宽要求的限制，所以在满足信号正常接收的情况下，我们通常不做进一步要求。
