课程设计电子路标二.doc

1、燕山大学课 程 设 计 说 明 书题目： 电子路标（二） 学院（系）： 年级专业： 学 号： 学生姓名： 指导教师：郑兆兆 周莲莲 教师职称：实验师 高级实验师 燕山大学课程设计（论文）任务书燕 山 大 学 课 程 设 计 说 明 书共 19 页 第 2 页院（系）：电气工程学院 基层教学单位：电子实验中心 学 号 学生姓名 专业（班级）设计题目 电子路标(二)设计技术参数在双色点阵上显示电子路标（指示人物）电子路标能够行走和停止（用不同颜色表示）行走 20 秒后停止 10 秒在 2 个动态数码管显示行走和停止的时间设计要求用双色点阵发光管显示电子路标用频率组模块作为频率信号发生器动态数码管显

2、示时间工作量学会使用 Max+PlusII 软件、Verilog HDL 语言和实验箱；独立完成电路设计，编程下载、连接电路和调试；参加答辩并书写任务书。工作计划1. 了解 EDA 的基本知识，学习使用软件 Max+PlusII，下发任务书，开始电路设计；2. 学习 Verilog HDL 语言，用 Verilog HDL 进行程序设计3. 学习使用实验箱，继续电路设计；4. 完成电路设计；5. 编程下载、连接电路、调试和验收；6. 答辩并书写任务书。参考资料数字电子技术基础.阎石主编.高等教育出版社.EDA 课程设计 A 指导书.指导教师签字 郑兆兆 周莲莲 基层教学单位主任签字 金海龙说明

3、：此表一式四份，学生、指导教师、基层教学单位、系部各一份。2012 年 1 月 5 日 燕 山 大 学 课 程 设 计 说 明 书共 19 页 第 3 页目 录第 1章 设计说明 41.1 设计思路 41.2 模块介绍 4 1. 3 真值表 5第 2章 Verilong HDL 设计源程序 7 第 3章 波形仿真12第 4章 管脚锁定及硬件连线 164.1 管脚连接 164.2 硬件连接 17第 5章 总结 18参考文献 18燕 山 大 学 课 程 设 计 说 明 书共 19 页 第 4 页第一章 设计说明1 设计思路：设置 RESET 为复位信号，当 RESET 为高电平时进行复位。CLK

4、为输入频率，上升沿敏感信号，点阵的各个行列为输出端。根据计数器原理，通过 a 对 CLK 的记数使其输出的 8 个状态循环。当 CLK 频率足够快，使人眼无法分辨时，可看到灯一直亮。该功能用case 语句的循环完成。停止的人物用红色表示。行走的人物用绿色表示。行走的人物用两个图片不断的切换来实现运动。根据计数器原理对 CLK 进行分频，得到 S M 两个频率分别控制红绿灯亮的时间和绿灯时两个行走图片转换的时间。S 对 CLK 计数，记到一定数量使时间为10s，此过程中红灯亮。再记到一定数量使时间为 20s，此过程中绿灯亮。在计数到 0，实现循环。从而使红灯亮 10s 绿灯亮 20s。绿灯亮的期

5、间，M 对 CLK 计数，当记到一定数量使时间为 0.5s 时，人物行走图片 1 亮，再记到相同数量时，时间为 0.5s，人物行走图片二亮。再计数到 0，实现循环，从而使绿色人物显示成动态走动的效果。上述功能用 if.else.语句嵌套完成。由于动态数码管的余辉现象和人眼的视觉暂留现象，通过对数码管的高频扫描可以实现多个数码管同时亮。通过一位变量 Z 对 CLK 计数，可实现对两个数码管的扫描，本设计选中七号管和八号管，分别对七号管和八号管赋值，七号管有十个状态每一秒变化一次然后循环，八号管有三个状态，每十秒变化一次，通过计数 P 可实现对他们的赋值。2.模块介绍：整个程序在两个 ALWAYS

6、 模块内完成，不需编译顶层文件，用 RESET 控制复位，用 CLK 控制程序的进行。可以将其分成如下三个小模块：（1） 停止模块：通过计数产生八种状态，通过 case 语句实现对其循环扫描。（2） 行走模块：其原理和停止一样，为让人物动起来，可通过切换两张图片来实现。模块中在点亮一种颜色的二极管时封锁另一色二极管，从而避免出现色彩显示的错误。（3） 动态数码管模块：动态数码管需要由两个信号来控制：一是数选信号，用来燕 山 大 学 课 程 设 计 说 明 书共 19 页 第 5 页选择显示的数字；二是位选信号，用来选择第几位数码管工作。动态数码管是共阴数码管，高电平有效。选中一个数码管的同时，

7、其要显示的数字也必须同时给出。位选可通过一位变量实现扫描，段选则可通过 case 语句实现赋值。3真值表：（1）停止模块的真值表：R 代表红灯 G 代表绿灯R1 R2 R3 R4 R5 R6 R7 R8 G1 G2 G3 G4 G5 G6 G7 G8ROW1 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0ROW2 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0ROW3 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0ROW4 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0ROW5 0 0 1 1 1 1 0 0 0 0 0 0 0

8、0 0 0 ROW6 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0ROW7 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0ROW8 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0（2）move1 模块的真值表：G 代表绿灯 R 代表红灯G1 G2 G3 G4 G5 G6 G7 G8 R1 R2 R3 R4 R5 R6 R7 R8ROW1 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0ROW2 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0ROW3 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0RO

9、W4 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0ROW5 0 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 ROW6 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0ROW7 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0ROW8 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0（3）move2 模块的真值表：G 代表绿灯 R 代表红灯G1 G2 G3 G4 G5 G6 G7 G8 R1 R2 R3 R4 R5 R6 R7 R8ROW1 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0ROW2 0 0

10、0 1 1 0 0 0 0 0 0 0 0 0 0 0ROW3 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0ROW4 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0列 标行 标列 标行 标列 标行 标燕 山 大 学 课 程 设 计 说 明 书共 19 页 第 6 页ROW5 0 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 ROW6 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0ROW7 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0ROW8 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0（4）动态

11、数码管模块位选（SS2SS1SS0）段选信号0 0 1 0 0 00 0 1 1 1 1 1 1 0 1 1 1 1 1 11 0 0 0 0 1 1 0 0 0 0 0 1 1 02 1 0 1 1 0 1 1 1 0 1 1 0 1 13 1 0 0 1 1 1 14 1 1 0 0 1 1 05 1 1 0 1 1 0 16 1 1 1 1 1 0 17 0 0 0 0 1 1 18 1 1 1 1 1 1 19 1 1 0 1 1 1 1燕 山 大 学 课 程 设 计 说 明 书共 19 页 第 7 页第二章 Verilog HDL 设计源程序module chao(ROW,R,G,C

12、LK,ENA,Q,ss0,ss1,ss2);input CLK,ENA;output7:0ROW,R,G;output6:0Q;output ss0,ss1,ss2;reg7:0ROW,R,G;reg2:0a;reg14:0s;reg9:0M;reg6:0Q;reg ss0,ss1,ss2;reg4:0B;reg1:0C;integer Z;always(posedge CLK or negedge ENA)begin if(ENA) /进行复位begin a=b000;ROW=b11111111; s=0;M=0;燕 山 大 学 课 程 设 计 说 明 书共 19 页 第 8 页endels

13、ebegins=s+1;a=a+1;if(3 chip = lubiao3;Input Pin=83ENA chip = lubiao3;Input Pin=39G0 chip = Lubiao;Output Pin=197G1 chip = Lubiao;Output Pin=195G2 chip = Lubiao;Output Pin=192G3 chip = Lubiao;Output Pin=190G4 chip = Lubiao;Output Pin=187G5 chip = Lubiao;Output Pin=177G6 chip = Lubiao;Output Pin=175G7

14、 chip = Lubiao;Output Pin=173Q0 chip = Lubiao;Output Pin=75Q1 chip = Lubiao;Output Pin=74Q2 chip = Lubiao;Output Pin=71Q3 chip = Lubiao;Output Pin=69Q4 chip = Lubiao;Output Pin=73Q5 chip = Lubiao;Output Pin=70Q6 chip = Lubiao;Output Pin=68ROW0 chip = Lubiao;Output Pin=93ROW1 chip = Lubiao;Output Pin

15、=90ROW2 chip = Lubiao;Output Pin=88ROW3 chip = Lubiao;Output Pin=86ROW4 chip = Lubiao;Output Pin=92ROW5 chip = Lubiao;Output Pin=89ROW6 chip = Lubiao;Output Pin=87ROW7 chip = Lubiao;Output Pin=85R0 chip = Lubiao;Output Pin=198R1 chip = Lubiao;Output Pin=196R2 chip = Lubiao;Output Pin=193R3 chip = Lu

16、biao;Output Pin=191R4 chip = Lubiao;Output Pin=189R5 chip = Lubiao;Output Pin=179R6 chip = Lubiao;Output Pin=176R7 chip = Lubiao;Output Pin=174SS0 chip = Lubiao;Output Pin=172SS1 chip = Lubiao;Output Pin=170（二）硬件连接燕 山 大 学 课 程 设 计 说 明 书共 19 页 第 17 页Pin=83 连接 CLOCK（T）11Pin=39 （内锁 ）拨码开关 A 组Pin=197 连接 双

17、色点阵 GA1Pin=195 连接 双色点阵 GA2Pin=192 连接 双色点阵 GA3Pin=190 连接 双色点阵 GA4Pin=187 连接 双色点阵 GA5Pin=177 连接 双色点阵 GA6Pin=175 连接 双色点阵 GA7Pin=173 连接 双色点阵 GA8Pin=75 连接 数码管 APin=74 连接 数码管 BPin=71 连接 数码管 CPin=69 连接 数码管 DPin=73 连接 数码管 EPin=70 连接 数码管 FPin=68 连接 数码管 GPin=93 连接 双色点阵 ROW1Pin=90 连接 双色点阵 ROW2Pin=88 连接 双色点阵 RO

18、W3Pin=86 连接 双色点阵 ROW4Pin=92 连接 双色点阵 ROW5Pin=89 连接 双色点阵 ROW6Pin=87 连接 双色点阵 ROW7Pin=85 连接 双色点阵 ROW8Pin=198 连接 双色点阵 RA1Pin=196 连接 双色点阵 RA2Pin=193 连接 双色点阵 RA3Pin=191 连接 双色点阵 RA4Pin=189 连接 双色点阵 RA5Pin=179 连接 双色点阵 RA6Pin=176 连接 双色点阵 RA7Pin=174 连接 双色点阵 RA8Pin=172 连接 数码管 SS0Pin=170 连接 数码管 SS1SS2 接地第五章 总结通过这

19、次课程设计我收获很多，对书本理论知识有了进一步理解，我学会了利用燕 山 大 学 课 程 设 计 说 明 书共 19 页 第 18 页Verilog 语言编写一些简单的小程序，初步掌握了 EDA 开发软件 maxplusII 的使用方法和设计流程，了解并掌握了 88 双色点阵和动态数码管等的基本原理和使用方法，对一些器件的使用方法了解更深刻了，如一些器件的使能端的作用等，学会了硬件接线原理和仿真功能。在两周的课程设计中，我学到了很多的东西，从刚开始时的一筹莫展，到后来的渐通关窍，每一步走过来都有豁然开朗的感觉，也对下一步多了一份期待和信心。每解决一个问题，心里都会特别兴奋，特别有成就感。设计性实

20、验最重要的是要有一条清晰设计思路，对于问题的各个部分模块化，分模块进行分析，思考，设计，再去编程，再将所有的模块组装在一起，就可完成该设计。在实验设计当中应注意培养自己独立思考设计思路的能力, 许多事情只有在自己亲手做了之后才会感觉到，其实它并不是自己想象中的那样难或简单,要善于专心深入的思考问题，所学知识要常用。必须学会自己调试电路，一般第一次设计出的电路都会通不过编译的，所以要学会调试电路，而不是等老师解答或同学帮助。在进行设计时总会遇到各种问题，排除错误，解决问题，贯穿设计的始终。找到了错误，我们就积累了一点儿经验，对自己也就更加自信。这次的课程设计是自己完成的第一次项目的设计，开始的时

21、候觉得有些困难，但当自己真正思考，去想解决方法、改正时，确实学到很多，可以说是在课本的基础上更深一步理解学习的过程吧！最后，感谢指导老师耐心的指导和帮助。参考文献1 郑兆兆，周莲莲，陈白. EDA 课程设计指导书. 2011 年2 阎石. 数字电子技术基础. 高等教育出版社，2011 年燕山大学课程设计评审意见表燕 山 大 学 课 程 设 计 说 明 书共 19 页 第 19 页指导教师评语：该生学习态度 （认真 较认真 不认真） 该生迟到、早退现象 （有 无）该生依赖他人进行设计情况 （有 无）平时成绩： 指导教师签字： 2012 年 1 月 5 日图面及其它成绩：答辩小组评语：设计巧妙，实现设计要求，并有所创新。 设计合理，实现设计要求。 实现了大部分设计要求。 没有完成设计要求，或者只实现了一小部分的设计要求。 答辩成绩： 组长签字： 2012 年 1 月 5 日课程设计综合成绩：答辩小组成员签字： 2012 年 1 月 5 日