1、第二章 逻辑门电路 2.1 二极管门电路如图P2.1所示。已知二极管VD1、VD2导通压降为0.7V，试回答下列问题： 图 P2.1 （1）A接10V，B接0.3V时，输出VO为多少伏？ A=B=10V， VO=10V； （2）A、B都接10V，VO为多少伏？ A=10V，B=0.3V，VO=1.0V； （3）A接10V，B悬空，用万用表测B端电压，VB为多少伏？ A=10V，B悬空，对地阻抗很大，VB=10V； （4）A接0.3V，B悬空，测量VB时，应为多少伏？ A=0.3V，B悬空对地阻抗很大，VB=1.0V； （5）A接5k电阻，B悬空，测量VB时，应为多少伏？ A接5k电阻，B悬空，
2、对地阻抗一般大于5k，所以A支路导通，B支路不通，VB=0V。 2.2 二极管门电路如图P2.2所示。 （1）分析输出信号F1、F2与输入信号A、B、C之间的逻辑关系； ； （2）根据图P2.2（c）给出的A、B、C的波形，对应画出F1、F2的波形（输入信号频率较低，电压幅度满足逻辑要求）。 VCCVO A B 5k 图 P2.2 2.3 三极管门电路如图P2.3所示。 图 P2.3 （1）说明图中R2和-10V在电路中的作用。 R2和-10V一方面与R1构成分压电路，使得VT的b极为0.7V，另一方面完成分流作用，避免VT的b极电流过大。 （2）简要说明该电路为什么具有逻辑非的作用。 若A=
3、0V，VT的Vb10mA，VD亮；图(b)：VI=VIH，与门输出为VOH=3.6V，IOH=400uA10mA，所以VD不亮。 综上所述，应选图(a)。 2.10 略。（见教材） 2.11 略。 2.12 图P2.10是用TTL电路驱动CMOS电路的实例，试计算上拉电阻RL的取值范围。TTL与非门在VOL0.3V时的最大输出电流为8mA，输出端的VT5截止时有50uA的漏电流。CMOS或非门的输入电流可以忽略。要求加到CMOS或非门输入端的电压满足VIH4V，VIL0.3V。给定电源电压VDD=5V。 图 P2.10 答案：1）Vi=VIH时，要求VDD-RLIO4V，IO=50uA（漏电流
4、，VT5截止），得到：RL20k； 2）Vi=VIL时，要求（5-0.3）/RL8，得到：RL0.59k； RL CMOS TTL & 1 1 VDD=5V 综上所述，0.59kRL20k。 2.13 略。 2.14 画出图P2.12(a)(c)所示各电路输出信号的波形图，输入信号A、B、C的波形见图P2.12(d)。 图 P2.12 2.15 试说明下列各门电路中哪些门的输出端可以并联使用： （1）具有推拉式输出级的TTL门电路； （2）TTL（OC）门； （3）TTL三态门； A (a) (c) B C Y1 C TG Y3 B 1 C A 1 (b) & 1 1 & Y2 1 B A & A B C Y1 Y2 Y3 (d) （4）普通CMOS门； （5）CMOS三态门。 答案：（2）、（3）、（5）
