1、第 4 章 时序逻辑电路习题四参考答案4.1 同步 RS 触发器的输入波形见下图 P4.1，试对应画出 Q 端的波形。设初态为“0” 。图 P4.1解：4.2 已知电路及输入端 A、 B，时钟 CP 的波形如图 p4.2 所示，试画出输出端 Q 的波形，图中 JK 触发器为边沿型触发器，初始状态为 0。图 p4.2解：写出 J、K 与触发器的方程J=AB,K=AB Q n+1=JQ n+k QnCPRSQSCPR JQCP2F=1&ABCPABABJKQ第 4 章 时序逻辑电路&XCPC CQ1 Q2T1 T2Z4.3 试写出下面图 p4.3 触发器的次态方程。（a） 图 p4.3 (b)解：
2、写出触发器的方程（a） Qn+1=AQ n+B Qn(b) Qn+1= D = B +A Qn,4.4 分析如图 p4.4 所示电路，说明电路的逻辑功能。 图 p4.4解：写出触发器的方程T1=X, T2=Q1n X, Z=XQ1 n Q2 n电路的状态方程Q1 n+1= T1 Q1n= XQ1nQ2 n+1= T2Q2 n= （Q 1n X）Q 2 n列状态表现态 次态 Q1 n+1 Q2 n+1/输出 ZQ1n Q2n X=0 X=10 0 0 0/0 1 0/00 1 0 1/0 1 1/01 0 1 0/0 0 1/01 1 1 1/0 0 0/1作状态图&A BQCIQDI&11A
3、B第 4 章 时序逻辑电路功能描述：该电路在 X=1 时作四进制的减 1 计数，X=0 时不变动。4.5 已知电路及输入端 M，时钟 CP 的波形如图 p4.5 所示，试画出输出端 Q1、Q 1 的波形，设触发器初态均为 1。图 p4.5解：写出触发器的方程D1=M ， D2= Q1n ，电路的状态方程:Q1 n+1= D1 =M，Q 2 n+1= D2= Q1n，时钟 CP 上有效。列状态表现态 次态 Q2n+1 Q1 n+1Q2n Q1 n M=0 M=10 0 0 0 1 00 1 0 0 1 01 0 0 1 1 11 1 0 1 1 1画出输出端 Q2、Q 1 的波形，设触发器初态均
4、为 1。4.5 分析图 P4.6 所示时序逻辑电路。X 为控制信号，请说明电路的功能。0/00/0001/01/00110111/1.0/00/0 D1FQ2MCPMCPMCPQ2Q1第 4 章 时序逻辑电路图 P4.6解：写出触发器的方程J1=K1=1，J2=K2= X Q1n +电路的状态方程: 时钟 CP 上 有效Q1 n+1= J1 Q1n + k 1 Q1n=Q1nQ2 n+1= J2 Q2n + k 2 Q2n= X Q1n Q2n + (XQ1n+X Q1n) Q2n +列状态表, 作状态图现态 次态 Q1 n+1 Q2 n+1 (CP)Q1n Q2 n X=0 X=10 0 1
5、 0 1 10 1 1 1 1 01 0 0 1 0 01 1 0 0 0 1功能描述：双向可逆计数器。4.7 化简下面的状态表(1)p4.1 和表(2)p4.2 (2) 表 p4.2.(1) 表 p4.1解：(1)状态化简。观察法，A=(A) B=(B) C=(C,D)(2)状态化简。观察法，A=(A) B=(B) C=(C) D=(D,G) E=(E,F)(1) 表 p4.1 化简 (2) 表 p4.2 化简次态/输出现态 X=0 X=1A B /0 C/0B D /0 E /0C F /0 G /0D A/1 A/0E A/0 A/1F A/0 A/1G A/1 A/0次态/输出现态 X
6、=0 X=1A A/0 B/0B A/0 C/0C A/0 D/1D A/0 D/1次态/输出现态 X=0 X=1A A/0 B/0B A/0 C/0C A/0 C/1次态/输出现态 X=0 X=1A B /0 C/0B D /0 E /0C E/0 D /0D A/1 A/0E A/0 A/10 0000 11011011110第 4 章 时序逻辑电路4.8 已知状态图如图 p4.7 所示，作出相应的状态表。解：状态表图 p4.74.9 用 D 触发器作为存储元件，设计一个 2 位二进制加 1 减 1 计数器。电路工作状态受输入信号 x 的控制。当 x=1 时，电路在时钟脉冲作用下进行加 1
7、 计数；当 x=0 时，在时钟脉冲作用下进行减 1 计数。计数器有一个输出 Z，当产生进借位时 Z 为 1，其他情况下 Z 为0。解：(1）根据设计要求，设定状态，画出状态转换图。该状态图不须化简。（2）状态分配，列状态转换编码表画出电路的次态卡诺图, 次态 Q2 n+1 的次态卡诺图（左）Q 1 n+1 的次态卡诺图（右） 。根据次态卡诺图和 D 触发器的驱动表可得 D 触发器的驱动方程。Q2 n+1=D=X Q1n Q2n + +Q1 n+1=D= Q1n Z=XQ1Q2n +XQ1 nQ2n次态/输出现态 XY=00 XY=01 XY=11XY=10A A/0 B/0 C/1 D/0B
8、B/0 C/1 A/0 D/1C C/0 B/0 D/0 D/0D D/0 A/1 C/0 C/0现态 次态 Q2 n+1 Q1 n+1 (CP)/ZQ2n Q1n X=0 X=10 0 1 1/1 0 1/00 1 0 0/0 1 0/01 0 0 1/0 1 1/01 1 1 0/0 0 0/11/0001/01/01001110/10/00/00/01/1X 0 01 1 10 0 0 1 0 0 1 1 0 1 0 Q2N1N X 0 01 1 10 0 1 0 0 1 1 1 0 0 1 Q2N1N 第 4 章 时序逻辑电路画电路略。4.10 由 D 触发器组成的同步时序电路如图 P
9、4.8 所示。说明此电路的逻辑功能解：1、写出各触发器状态方程Q0 n+1=D= Q1 nQ2nQ1 n+1=D= Q0 nQ2n+1=D= Q1 n2、列出状态转移表Q2n Q1n Q0n Q2n+1 Q1n+1 Q0n+10 0 0 0 0 10 0 1 0 1 10 1 1 1 1 11 1 1 1 1 01 1 0 1 0 01 0 0 0 0 10 1 0 1 0 11 0 1 0 1 13、画出状态转移图4、电路可作为五进制计数器使用，可自启动。4.11某电路的输出波形如图 P4.9 所示。若使用 D 触发器，写出激励方程表达式，画出符合电路输出波形的电路图。图 P4.9解：1.列
10、出状态转移真值表、CP 下降沿触发。CP图 P4.8Q2D2Q2Q1D1Q1Q0D0Q0&6001 011 1111101006101 0106000000CPQ3Q2Q1第 4 章 时序逻辑电路Q3n Q2n Q1n Q3n+1 Q2n+1 Q1n+10 0 1 0 1 10 1 1 1 1 11 1 1 1 1 01 1 0 1 0 01 0 0 0 1 00 1 0 1 0 11 0 1 0 0 10 0 0 d d d画出状态转移图,有 7 个状态写出激励方程表达式，Q 3n+1= D3=Q 2 nQ1 00 01 11 100 d 1 1 01 0 1 1 0Q2n+1= D2 12
11、1213QQQ0 00 01 11 100 d 0 0 11 1 1 1 0Q1n+1= D1= Q3 n +Q2 n Q1 nQ0 00 01 11 100 d 1 0 01 1 1 0 1画出电路图略4.12 某序列检测器有一个输入端 x 和一个输出端 Z。从输入端 x 输入一串随机的二进制代码，当输入序列中出现 011，输出 Z 产生一个 1 输出，平时 Z 输出 0。试作出该序列检测器。解：作原始状态图001 011 111 110 100 010 101Q3Q2Q3Q2Q3Q2第 4 章 时序逻辑电路原始状态表，状态分配。该电路有 3 个状态，可以用 2 位二进制代码组合（00、01
12、、10、11）中的 三个代码表示。取 A=00、B=01、C=11。选择触发器。选用 JK 触发器。求各触发器的驱动方程和进位输出方程。列出 JK 触发器的驱动表，画出电路的次态卡诺图。根据次态卡诺图和 JK 触发器的驱动表可得各触发器的驱动卡诺图：输入 现态 次态 激励函数 输出X Q2n Q1n Q2 n+1 Q1 n+1 J2 K2 J1 K1 Z0 0 0 0 0 0 d 0 d 00 0 1 0 0 0 d d 1 00 1 1 0 0 d 1 d 1 01 0 0 0 1 0 d 1 d 01 0 1 1 1 1 d d 0 11 1 1 1 1 d 0 d 0 0J2 =XQ1n
13、 K2 =XJ1 = X K1= X现态 次态 Q2 n+1 Q1 n+1 (CP)/ZQ2n Q1n X=0 X=10 0 0 0/0 0 1/00 1 0 0/0 1 1/11 0 d d/0 d d/01 1 0 0/0 1 1/0CA0/01/0 B0/01/10/01/0X 0 01 1 10 0 0 0 d d 1 0 1 d d Q2N1N X 0 01 1 10 0 d d 1 d 1 d d 0 d Q2N1N X 0 01 1 10 0 0 d d d 1 1 d d d Q2N1N X 0 01 1 10 0 d 1 1 d 1 d 0 0 d Q2N1N 第 4 章 时
14、序逻辑电路画出电路图略4.13 分析由 74LS90 异步计数器构成的电路图 p4.10，电路采用什么编码？为模几计数器？功能表如下：R01 R02 R91 R92 CP1 CP2 QD QC QB QA 说明1 1 0 x x x 0 0 0 0 异步置 01 1 x 0 x x 0 0 0 0 异步置 00 x 1 1 x x 1 0 0 1 异步置 9x 0 1 1 x x 1 0 0 1 异步置 9x 0 x 0 0 二进制计数 由 QA 输出x 0 0 x 0 五进制计数 由 QDQCQB 输出0 x x 0 QA 8421 码十进制计数 QDQCQBQA 输出0 x 0 x QD
15、5421 码十进制计数 QAQDQCQB 输出解：5421 码，当 QAQDQCQB=1010(7)时置 9。从 9 到 0 需要一个时钟脉冲，即（0）（1）（2）（3）（4）（5）（6）（7） （9）（0）因此为模 8 计数器.4.14 试分析图 p4.11 所示 74LS161 组成的计数电路，画出状态转换图。图 p4.10解：从 0000 开始计数，复位信号在 Q3Q2Q1Q0=1100 时，使计数器复位 Q3Q2Q1Q0=0000。状态从 11000000 是异步变化的，不受时钟 CP 控制，由状态 1100 产生低电平复位信号QA QB QC QDR01 R021 R91 R92CP1CP2CP 74LS90图 4.10QAQBQCQDCETCEPCPDADBDCDDRDRCOLD74161 &11CP0000 0001 0010011001010100001110111010 1001 1000 01111100第 4 章 时序逻辑电路可用与非门实现，即 23QRD实现模 12 计数
