1、第二章一、选择题1 下 列 表 达 式 中 不 存 在 竞 争 冒 险 的 有 CD 。A.Y= +AB B.Y=AB+ C C.Y=AB +AB D.Y=(A+ )AB2若 在 编 码 器 中 有 50 个 编 码 对 象 ， 则 要 求 输 出 二 进 制 代 码 位 数 为 B 位 。A.5 B.6 C.10 D.503.一 个 16 选 一 的 数 据 选 择 器 ， 其 地 址 输 入 （ 选 择 控 制 输 入 ） 端 有 C 个 。A.1 B.2 C.4 D.164.下 列 各 函 数 等 式 中 无 冒 险 现 象 的 函 数 式 有 D 。A. B. C. D.ACF BAF
2、 BAAFE. 5 函 数 ， 当 变 量 的 取 值 为 ACD 时 ， 将 出 现 冒 险 现 象 。A.B=C=1 B.B=C=0 C.A=1， C=0 D.A=0， B=06 四 选 一 数 据 选 择 器 的 数 据 输 出 Y 与 数 据 输 入 Xi 和 地 址 码 Ai 之 间 的 逻辑 表 达 式 为 Y= A 。A. B. C. D.3XXA012101 01A10X3XA017.一 个 8 选 一 数 据 选 择 器 的 数 据 输 入 端 有 E 个 。A.1 B.2 C.3 D.4 E.88 在 下 列 逻 辑 电 路 中 ， 不 是 组 合 逻 辑 电 路 的 有
3、D 。A.译 码 器 B.编 码 器 C.全 加 器 D.寄 存 器9 八 路 数 据 分 配 器 ， 其 地 址 输 入 端 有 C 个 。A.1 B.2 C.3 D.4 E.810 组 合 逻 辑 电 路 消 除 竞 争 冒 险 的 方 法 有 AB 。A. 修 改 逻 辑 设 计 B.在 输 出 端 接 入 滤 波 电 容C.后 级 加 缓 冲 电 路 D.屏 蔽 输 入 信 号 的 尖 峰 干 扰11 101 键 盘 的 编 码 器 输 出 C 位 二 进 制 代 码 。A.2 B.6 C.7 D.812 用 三 线 -八 线 译 码 器 74LS138 实 现 原 码 输 出 的 8
4、 路 数 据 分 配 器 ， 应 ABC 。A. =1， =D， =0 B. =1， =D， =DSTBCTATBSCTC. =1， =0， =D D. =D， =0， =0S13 以 下 电 路 中 ， 加 以 适 当 辅 助 门 电 路 ， AB 适 于 实 现 单 输 出 组 合 逻 辑电 路 。A.二 进 制 译 码 器 B.数 据 选 择 器 C.数 值 比 较 器 D.七 段 显 示 译 码 器14 用 四 选 一 数 据 选 择 器 实 现 函 数 Y= ， 应 使 A 。01AA.D0=D2=0， D1=D3=1 B.D0=D2=1， D1=D3=0C.D0=D1=0， D2=
5、D3=1 D.D0=D1=1， D2=D3=015 用 三 线 -八 线 译 码 器 74LS138 和 辅 助 门 电 路 实 现 逻 辑 函 数 Y= ，12A应 B 。A.用 与 非 门 ， Y= B.用 与 门 ， Y=765410Y32C.用 或 门 ， Y= D.用 或 门 ， Y=32 765410Y16.编码电路和译码电路中， （ B ）电路的输入是二进制代码A.编码 B.译码 C.编码和译码17.组合逻辑电路输出状态的改变（ A ）A.仅与该时刻输入信号的状态有关 B.仅与时序电路的原状态有关 C.与 A、B 皆有关18.16 位输入的二进制编码器，其输出端有( C )位A.
6、 256 B. 128 C. 4 D. 319.对于四位二进制译码器，其相应的输出端共有( B )A.4 个 B. 16 个 C. 8 个 D. 10 个20.在下列逻辑电路中，不是组合逻辑电路的有( D )A.译码器 B.编码器 C.全加器 D.寄存器22.对于输出低电平有效的 24 线译码器来说要实现，Y= 的功能，应外加( D )AA.或门 B.与门 C.或非门 D.与非门23.两片 8-3 线优先编码器(74148)可扩展成( A )线优先编码器。A. 16-4 B. 10-5 C. 16-8 D. 10-824.两片 3-8 线译码器(74138)可扩展成( A )线译码器。A. 4
7、-16 B. 5-10 C. 8-16 D.8-1025.3 线-8 线译码器 74LS138 处于译码状态时，当输入 A2A1A0=001 时，输出=( C )70YA.11101111 B.10111111 C.11111101 D.1111001126.对于三位二进制译码器，其相应的输出端共有( C )A.4 个 B. 16 个 C. 8 个 D. 10 个27.3 线-8 线译码器 74LS138 处于译码状态时，当输入 A2A1A0=110 时，输出=( B )70YA.11011111 B.10111111 C.11111101 D.1111001128.具有 3 条地址输入线的选
8、择器含（B ）条数据输入线。A.4 B.8 C.12 D.1629.八选一数据选择器 74LS151 的地址线为 011 时，输出 Y=（ C ）A.0 B.1 C. D. 3D530.1 位半加器的输入和输出分别为（B ）A. 和 B. 和 C. 和,ACI,SO,ABS,AB,SO31.半加器的求和的逻辑关系是（D ）A.与非 B.或非 C.与或非 D.异或32.优先编码器 74LS148输入为 ，输出为 、 、 。当使能输入 ， ,时，输出 应为（ A ）A.001 B.010 C.110 D.01133.在下列逻辑电路中，不是组合逻辑电路的有（ C ）A.译码器 B.数据选择器 C.计
9、数器 D.数值比较器34. 能起到多路开关作用的是（ C ）A.编码器 B.译码器 C.数据选择器 D.数值比较器35. 能实现对一系列高低电平编成对应的二值代码的器件是（A ）A.编码器 B.译码器 C.加法器 D.数据选择器36. 能实现将输入的二进制代码转换成对应的高低电平输出信号的是（ B ）A.编码器 B.译码器 C.数据选择器 D.数值比较器38. 用 3-8 译码器设计的组合逻辑函数变量最大数为（ B ）A.2 B.3 C.4 D.539. 用 8 选 1 数据选择器可设计的组合逻辑函数变量最大数为（ C ）A.2 B.3 C.4 D.540. 用 4 片 74148 可扩展成的
10、编码器是（ D ）A.8 线-3 线 B.16 线-4 线 C.24 线-5 线 D.32 线-5 线41. 用 4 片 74138 可扩展成的译码器是（ D ）A.3 线-8 线 B.4 线-16 线 C.5 线-24 线 D.5 线-32 线42. 编码电路和译码电路中， （ A ）电路的输出是二进制代码。 A. 编码 B. 译码 C. 编码和译码43. （ B ）是构成组合逻辑电路的基本单元。 A. 触发器 B. 门电路 C. 门电路和触发器44. 下列说法错误的是（ C ） 。 A. 74HC148 的输入和输出均以低电平作为有效信号。B. 74HC138 的输出以低电平作为有效信号。
11、 C. 7448 的输出以低电平为有效信号。45. 对于 3 位二进制译码器，其相应的输出端共有（ B ）个。 A. 3 B. 8 C. 6 D. 1047. 两个 1 位二进制数 A 和 B 相比较，可以用（ A ）作为 A B 的输出信号 Y（AB） 。A. B. C. D. BA B)(48. 两个 1 位二进制数 A 和 B 相比较，可以用（ B ）作为 A B 的输出信号 Y（AB） 。A. B. C. D. A)(49. 两个 1 位二进制数 A 和 B 相比较，可以用（ D ）作为 A = B 的输出信号 Y（A=B） 。A. B. C. D. BA B)(50. 一个 4 选
12、1 数据选择器的地址端有（ D ）个。 A. 8 B. 1 C. 3 D. 251. 在 8 线3 线优先编码器 74HC148 中，扩展端 的低电平输出信号表示（ A ） 。EXYA. “电路工作，但无编码输入 ” B. “电路工作，而且有编码输入”528 线3 线优先编码器的输入为 I0I7 ，当优先级别最高的 I7有效时，其输出的值是（C ） 。012YA111 B. 010 C. 000 D. 10154已知 74LS138 译码器的输入三个使能端（ E1=1， E2A = E2B=0）时，地址码A2A1A0=011，则输出 Y7 Y 0是( C ) 。 A. 11111101 B.
13、10111111 C. 11110111 D. 1111111156、半加器和的输出端与输入端的逻辑关系是 （D ） A、 与非 B、或非 C、 与或非 D、异或 57、 TTL 集成电路 74LS138 是 / 线译码器，译码器为输出低电平有效，若输入为 A 2 A 1 A 0 =101 时，输出： 为（B ） 。 A . 00100000 B. 11011111 C.11110111 D. 00000100 58、属于组合逻辑电路的部件是（A ） 。 A、编码器 B、寄存器 C、触发器 D、计数器59以下错误的是（B）a数字比较器可以比较数字大小b实现两个一位二进制数相加的电路叫全加器c实
14、现两个一位二进制数和来自低位的进位相加的电路叫全加器d编码器可分为普通全加器和优先编码器二、判断题（正确打，错误的打）1.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。 （ ）2.编码与译码是互逆的过程。 （ ）3.二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。 （ ）4.液晶显示器的优点是功耗极小、工作电压低。 （ ）5.液晶显示器可以在完全黑暗的工作环境中使用。 （ ）6.半导体数码显示器的工作电流大，约 10mA左右，因此，需要考虑电流驱动能力问题。 （ ）7.共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。 （）8.数据选择器和数
15、据分配器的功能正好相反，互为逆过程。 （ ）9.用数据选择器可实现时序逻辑电路。 （ ）10.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。 （ ）11八路数据分配器的地址输入（选择控制）端有 8 个。 （ ）12优先编码器只对同时输入的信号中的优先级别最高的一个信号编码. （ ）13译码器哪个输出信号有效取决于译码器的地址输入信号（）14组合逻辑电路在任意时刻的输出不仅与该时刻的输入有关， ，还与电路原来的状态有关。（）15寄存器、编码器、译存器、加法器都是组合电路逻辑部件。 （ ）三、填空题1半导体数 码 显 示 器 的 内 部 接 法 有 两 种 形 式 ： 共 阴 接 法
16、 和 共 阳 接 法 。2 对 于 共 阳 接 法 的 发 光 二 极 管 数 码 显 示 器 ， 应 采 用 低 电 平 驱 动 的 七 段 显示 译 码 器 。3 消 除 竟 争 冒 险 的 方 法 有 修 改 逻 辑 设 计 、 滤 波 电 容 、 加 入 选 通 电 路4.优 先 编 码 器 74LS148 输 入 为 ， 输 出 为 、 、 。 当 使能 输 入 ， ,时 ， 输 出 应 为_001_。5、 4 线 线 译 码 器 有 4 个 输 入 端 ， 10 个 输 出 端 ， 6 个不 用 的 状 态 。6、 组合电路与时序电路的主要区别： 7、74LS138 是 3 线8
17、线译码器，译码为输出低电平有效，若输入为 A2A1A0=110 时，输出 应为 10111111 。012456YY8、驱动共阳极七段数码管的译码器的输出电平为 低 有效。四、设计与分析题1、用四输入数据选择器实现函数（本题目只作为了解，不需掌握）解：用代数法求。根据逻辑表达式，其有四个输入变量 A、B、C、D，而四选一数据选择器只需两位地址代码 和 ，若选 A和 B作为选择器的地址输入，A = 、B = ,余下的项可选作数据输入用。于是将表达式进行变换，变化成每项都含有 A和 B原变量和反变量组成的表达式。由此可知：D 0=0 D1=D D2= D3=1 根据得到的表达式可画出逻辑图2、用八
18、选一数据选择器 T576实现函数 F。解：由于八选一数据选择器的地址输入（通道选择）信号有：A2 A1 A0 三个。因此将 ABC三个变量做地址输入信号，而 D作为数据输入。因而实现函数 F的关键是根据函数式确定数据输入 D0 D7求数据输入 D0D7 可以采用代数法也可采用卡诺图来求本题采用卡诺图法来求：1首先分别画出函数和选择器的卡诺图如图 5（a）、（b）。图（b）为取 A、B、C 作地址选择画出的选择器卡诺图，当 ABC由 000111 变化，其相应的输出数据为 D0D7，因此反映在卡诺图上相应的方格分别填入 D0D7，其余的一个变量 D可组成余函数。对照图 5（a）和（b）可确定 D
19、0D7，其方法是：图（b）中 Di对应于图（a）中的方格内全为 1，则此 Di= 1；反之，若方格内全为0，则 Di= 0。图（b）中 Di对应于图（a）中的方格内有 0也有 1，则 Di应为 1格对应的输入变量的积之和（此积之和式中只能含余下变量 D）。由此得 Di为D0=0 D1=1 D2=1 D3=0 D4=1 D5=1 D6=0 D7=1其逻辑图如图 6所示。3、用四选一数据选择器及门电路实现一位二进制全减运算。Si=4、如图所示为由八选一数据选择器实现的函数 F。（1）试写出 F的表达式。（2）用 3-8译码器 74LS138及与非门实现函数 F。解:(1)(2) F(ABCD)=
20、m(0,1,2,3,5,7,8,10) 5.写出右图所示电路输出信号 Y的逻辑表达式，并说明其功能。 （7 分）6.用 8选 1数据选择器 74HC151产生逻辑函数 ZA C DA B C DBCBC D(7 分)7.用译码器 74LS138 实现逻辑函数 F(A,B,C) (7 分)(1,2356m9.试设计一个监视交通信号灯工作状态，逻辑电路正常工作时，任何时刻必须有一盏灯亮，而其它点亮状态时，电路发生故障，这时要求能发出故障信号,要求采用四选一数据选择器 74153来实现（信号灯为红 R、黄 A、绿 G）(7 分)10.设输入变量 A、B、C、D，输出为 F。当 A、B、C 、D 有三
21、个或三个以上为 1 时，输出为1，输入为其它状态时，输出为 0。试用与非门设计四变量的多数表决电路。(7 分)11. 设 8421BCD码对应的十进制数为 X，当 X 2,或7 时电路输出 F为高电平,否则为低电平。试设计该电路，并用与非门实现之。（1）列出真值表； （2）试写出输出信号的逻辑表达式； （3）画出逻辑电路图。（7 分）12. 试用 8 选 1 数据选择器 74LS151 产生逻辑函数 Y=AB+BC+AC，写出分析过程，画出逻辑电路图。 （7 分）13. 分析组合逻辑电路功能（图中门电路为与非门） 。(7 分)（1）输出逻辑函数式；（2）真值表；（3）功能判断。14. 设计一个
22、判断输入的 3 位代码能否被 3 整除的电路，用译码器 74138 实现，可适当加门电路。(7 分)（1）逻辑抽象及真值表； （2）逻辑函数式；（3）形式变换。（4）逻辑电路图。15. 设计一个 3 人表决电路，A 具有一票否决权，用 2 输入端四或非门 7402 实现。(7 分)（1）逻辑抽象及真值表； （2）逻辑函数式；（3）形式变换。（4）逻辑电路图。16. 设计一个判断输入的 4 位代码能否被 3 整除的电路，用译码器 74151 实现。(7 分)（1）逻辑抽象及真值表； （2）逻辑函数式；（3）形式变换。（4）逻辑电路图。17. 分析下图电路，写出输出 Z 的逻辑函数式。74HC15
23、1 为 8 选 1 数据选择器，输出的逻辑函数式为 )()()()()( 01240230120120120 ADAADADY。)( 7612518. 试画出用 3 线8 线译码器 74HC138 和门电路产生如下多输出逻辑函数的逻辑图。CABY2119. 试用 4 选 1 数据选择器 74HC153 产生逻辑函数 。BCAY20. 试用 8 选 1 数据选择器 74HC151 产生逻辑函数 。CBAY21试用 3 线8 线译码器 74LS138 和门电路实现下列函数。 （8 分） Z（A、B、C）=AB+ C A解：Z（ A、 B、 C）= AB+ C=AB(C+ )+ C（ B+ ）AA=
24、ABC+AB + BC+ C= m1+ m3+ m6+ m7= 76 31mm22、用如图所示的 8选 1数据选择器 74LS151实现下列函数。（8 分） Y（A,B,C,D）=m(1,5,6,7,9,11,12,13,14)STAY7Y5Y6Y4Y3Y2Y1Y0STCSTBA0A1A274LS138STAY7Y5Y6Y4Y3Y2Y1Y0STCSTBA0A1A274LS138CBA“1”&Z解：23有一水箱，由大、小两台水泵 ML和 MS供水，如图所示。水箱中设置了 3个水位检测元件 A、B、C。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。现要求当水位超过
25、 C点时水泵停止工作；水位低于 C点而高于 B点时 MS单独工作；水位低于 B点而高于 A点时 ML单独工作；水位低于 A点时 ML和 MS同时工作。试用74LS138加上适当的逻辑门电路控制两台水泵的运行。74LS138的逻辑功能表输 入 输 出S1 32A2 A1 A0 Y1234Y5670 X X X X 1 1 1 1 1 1 1 1 X 1 X X X 1 1 1 1 1 1 1 11 0 0 0 0 0 1 1 1 1 1 1 11 0 0 0 1 1 0 1 1 1 1 1 11 0 0 1 0 1 1 0 1 1 1 1 11 0 0 1 1 1 1 1 0 1 1 1 11
26、0 1 0 0 1 1 1 1 0 1 1 11 0 1 0 1 1 1 1 1 1 0 1 11 0 1 1 0 1 1 1 1 1 1 0 11 0 1 1 1 1 1 1 1 1 1 1 01 解：（1）输入 A、B、C 按题中设定，并设输出ML1 时，开小水泵ML0 时，关小水泵MS1 时，开大水泵MS1 时，关大水泵；（2）根据题意列出真值表：A B C ML MS0 0 0 0 00 0 1 0 10 1 0 0 1 1 1 01 0 0 1 0 1 1 1 0 1 1 1 1 1（3）由真值表化简整理得到： ABCCBAML 76327632 mmS 7654176541 （4）令 A=A,B=B,C=C，画出电路图：（1） “0101” “1111” “1111”（2） “0110”时复位24分析如下 74LS153 数据选择器构成电路的输出逻辑函数式。 （4 分）解： ABF25试用图示 3 线8 线译码器 74LS138 和必要的门电路产生如下多输出逻辑函数。要求：（1）写出表达式的转换过程（6 分） ；（2）在给定的逻辑符号图上完成最终电路图。 （6 分）CBAY321FABYD0 D1 D2 D 3 A1A0解： 5403 7312 7531mY
