1、数字电子技术基础,第 四 章 触 发 器,概述 4.1 基本触发器 4.2 同步触发器 4.3 主从触发器 4.4 边沿触发器 4.5 时钟触发器的功能分类及转换 4.6 触发器逻辑功能表示方法及转换 4.7 触发器的电气特性,一、对触发器的基本要求 1、应该有两个稳定状态0状态和1状态，以正确表征其存储的内容； 2、能够接收、保存和输出信号。 二、触发器的现态和次态触发器接收输入信号之前的状态叫做现态Qn；触发器接收输入信号之后的状态叫做次态Qn+1。 三、触发器的分类按电路结构和工作特点不同，有基本触发器、同步触发器、主从触发器和边沿触发器。按在时钟脉冲控制下逻辑功能的不同，时钟触发器可分
2、为RS型触发器、JK型触发器、D型触发器、T型触发器、T型触发器。,概 述,4.1.1 用与非门组成的基本触发器 一、电路组成及逻辑符号 （一）电路组成,（二）逻辑符号,4.1 基本触发器,二、工作原理 （一）电路有两个稳定状态（电路无输入信号即/R=/S=1时）,1、0状态Q=0，/Q=1,2、1状态Q=1，/Q=0,2、接收置0信号的过程当/R=0、/S=1时，触发器将变成0状态。,（二）电路接收输入信号过程,1、接收置1信号过程当/R=1、/S=0时，触发器将变成1状态。,（三）翻转时间 1、翻转过程波形图,2、简化波形图,（四）不允许在/R端和/S端同时加输入信号,2、信号同时撤消时状
3、态不定（01）,3、信号分时撤消时，状态决定于后撤消的信号,1、信号同时存在时Q端和/Q端均为高电平,三、现态、次态、特性表和特性方程 （一）现态和次态 1、现态Qn在未接收输入信号或输入信号未到来之间，它总是处在某一个稳态； 2、次态Qn+1Qn+1的值不仅和输入信号有关，而且还决定于现态Qn。 （二）特性表和特性方程 1、特性表反映触发器次态Qn+1与现态Qn和输入R、S之间对应关系的表格。,2、特性方程,4.1.2 用或非门组成的基本触发器 一、电路组成及逻辑符号 （一）电路组成,（二）逻辑符号,二、工作原理 （一）电路有两个稳定状态（R=S=0时）,1、0状态Q=0，/Q=1,2、1状
4、态Q=1，/Q=0,2、接收置0信号的过程当R=1、S=0时，触发器将变成0状态。,（二）电路接收输入信号过程,1、接收置1信号过程当R=0、S=1时，触发器将变成1状态。,（三）不允许在R端和S端同时加输入信号,2、信号同时撤消时状态不定（10）,3、信号分时撤消时，状态决定于后撤消的信号,1、信号同时存在时Q端和/Q端均为低电平,三、特性表和特性方程均和与非门的特性表及特性方程相同。 四、基本RS触发器的主要特点 （一）主要优点结构简单，是触发器的基础结构形式；具有置0、置1和保持功能，其特性方程为,（二）存在问题电平直接控制，使用不便、抗干扰能力差；R、S之间有约束。,4.1.3 集成基
5、本触发器 一、COMS集成基本触发器 （一）由与非门组成的电路CC4044 1、逻辑电路和引出端功能图,2、逻辑功能,（二）由或非门组成的电路CC4043 1、逻辑电路及引出端功能图,2、逻辑功能逻辑功能同CC4044，区别在于输入信号有效电平不同；违反约束条件时，CC4044的Q=0，而CC4033的Q=1。,（二）逻辑功能,二、TTL集成基本触发器 （一）逻辑电路和引出端功能图,工作受时钟脉冲电平控制的触发器 4.2.1 同步RS触发器 一、电路组成及其逻辑符号,4.2 同步触发器,（二）工作原理 1、特性表,2、特性方程,二、主要特点 （一）时钟电平控制多个触发器可在同一个时钟脉冲控制下
6、同步工作，且抗干扰能力增强。 （二）R、S之间有约束CP=1期间，若R=S=1，则Q=/Q=1；CP=1期间，若R、S分时撤消，则触发器状态决定于后撤消者；CP=1期间，若R、S同时消失，则会出现竞态现象；若R=S=1 时CP突然撤消，也会出现竞态现象。,三、或非门、与门及与或非门构成的同步RS触发器,（二）与或非门构成的同步RS触发器,（一）或非门、与门构成的同步RS触发器,4.2.2 同步D触发器（D锁存器） 一、电路组成及其工作原理 （一）电路组成,（二）工作原理,二、主要特点 （一）时钟电平控制，无约束问题CP=1期间，Q n+1=D；S=D，R=/D，故RS=0。 （二）CP=1时跟
7、随，下降沿到来时才锁存CP=1期间，Qn+1=D；锁存内容为CP下降沿瞬间D的值。,三、集成同步D触发器 （一）TTL集成同步D触发器,用或非门组成的基本触发器,或非门、与门构成的同步RS触发器,同步D触发器,（二）CMOS集成同步D触发器,4.3.1 主从RS触发器 一、电路组成及逻辑符号,4.3 主从触发器,二、工作原理 （一）接收输入信号过程在CP=1期间，主触发器接收信号，,从触发器保持原来的状态（/CP=0） （二）输出信号的过程当CP时，主触发器控制门被封锁，在CP=1期间接收的内容被储存，同时不再接收输入信号；从触发器控制门打开（/CP=1），接收主触发器内容并随之改变。,三、主
8、要特点 （一）主从控制，时钟脉冲触发CP=1期间，主触发器按照同步RS触发器的工作原理，接收输入信号R、S；CP下降沿到来时，从触发器按照主触发器的内容更新状态翻转。 （二）RS之间有约束主触发器本身是同步RS触发器，在CP=1期间，接收R、S信号，故R、S之间仍有约束。,（一）同步输入端与异步输入端同步输入端R、S，受CP同步控制；异步输入端/RD、/SD，其作用与CP无关。/RD=0时，触发器复位到0状态直接复位端；/SD=0时，触发器置位到1状态直接置位端。,四、异步输入端的作用 带异步输入端的主从RS触发器,（二）异步输入端的工作原理/RD端的工作原理/RD接到G2、G6及G7的输入端
9、，当/RD=0时，直接将触发器复位 ；/SD端的工作原理 /SD接到G1、G5及G8的输入端，当/SD=0时，直接将触发器置位 。,4.3.2 主从JK触发器 一、电路组成及工作原理 （一）电路组成及逻辑符号,（二）工作原理,在主从JK触发器中也设置了异步输入端/RD、/SD，其连接方式与主从RS触发器相同。,二、集成主从JK触发器 （一）逻辑符号,（二）特性表,三、主要特点 （一）主从控制脉冲触发，功能完善，J、K之间没有约束。 （二）存在一次变化问题，即主触发器在CP=1期间其状态能变化且仅变化一次，是由Q和/Q的反馈造成的，使输入信号为,如果在CP=0时Q=QM=0，则当CP时，此时K被
10、封锁，主触发器只能接收J信号，若触发器此时被置1，则无法再改变其状态。如果在CP=0时Q=QM=1，则当CP时，此时J 被封锁，主触发器只能接收K信号，若触发器此时被置0，则无法再改变其状态。 故主从JK触发器要求在CP=1期间输入信号的取值应保持不变。,例4.3.1主从JK触发器的起始状态为0，试对应CP、J、K的波形画出QM、Q、/Q的波形,4.4.1 边沿D触发器 一、电路组成及工作原理 （一）电路组成及逻辑符号,4.4 边沿触发器,（二）工作原理CP=0时G7、G8被封锁，G3、G4打开，Q=QM；CP=1时G7、G8打开，G3、G4被封锁，主触发器跟随而不锁存；CP时刻主触发器锁存C
11、P时刻D的值并送入从触发器，使Q=D；CP过后主、从触发器均不变。故 Qn+1=D CP时刻有效,带有异步输入端的边沿D触发器,二、集成边沿D触发器 （一）CMOS边沿D触发器CC4013 1. 逻辑符号与引出端功能图,2. 特性表,（二）TTL边沿D触发器7474 1. 逻辑符号与引出端功能图,2. 特性表,三、主要特点CP边沿触发；抗干扰能力强；只具有置0、置1功能。,4.4.2 边沿JK触发器 一、电路组成及其工作原理 （一）电路组成及逻辑符号,（二）工作原理 1. D的逻辑表达式,Qn,2. 特性方程,二、集成边沿JK触发器 （一）CMOS边沿JK触发器CC4027 1. 逻辑符号与引
12、出端功能图,2. 特性表,（二）TTL边沿JK触发器74LS112 1. 逻辑符号与引出端功能图,2. 特性表,（指有主从和边缘工作特点的电路，不包括同步触发器） 4.5.1 时钟触发器功能分类RS型、JK型、D型、T型、T 型。 一、RS型和JK型触发器 （一）RS型触发器 定义在时钟脉冲操作下，根据输入信号R、S取值的不同，具有置0、置1和保持功能的电路。,4.5 时钟触发器的功能分类及转换,2. 逻辑符号、特性表和特性方程,（二）JK型触发器 定义在时钟脉冲操作下，根据输入信号J、K取值的不同，具有保持、置0、置1、翻转功能的电路。 2. 逻辑符号、特性表和特性方程,二、D型、T型、T
13、型触发器 （一）D型触发器 定义在时钟脉冲操作下，具有置0、置1功能的电路。 2. 逻辑符号、特性表和特性方程,（二）T型触发器 定义在时钟脉冲操作下，根据输入信号T取值的不同，具有保持、翻转功能的电路。 2. 逻辑符号、特性表和特性方程,（三）T型触发器 定义每来一个时钟脉冲就翻转一次的电路。 2. 逻辑符号、特性表和特性方程,4.5.2 不同类型时钟触发器间的转换 一、转换方法 （一）转换要求,T、T 、D、JK,D、JK,（二）转换步骤写出已有触发器和待求触发器的特性方程；变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致；根据方程式，如果变量相同、系数相等则方程一定相等的原则
14、，比较已有和待求触发器的特性方程，求出转换逻辑；画电路图。,二、JK触发器到D、T、T 和RS触发器的转换JK触发器的特性方程,（一）JK触发器到D、T触发器的转换 JKDD触发器的特性方程,JKTT触发器的特性方程,JK触发器的特性方程,（二）JK触发器到T、RS触发器的转换 JKT T触发器的特性方程,JKRSRS触发器的特性方程,三、D触发器到JK、T、T 和RS触发器的转换D触发器的特性方程,（一）D触发器到JK、T触发器的转换 DJKJK触发器的特性方程,DTT触发器的特性方程,D触发器的特性方程,（二）D触发器到T 、RS触发器的转换 DT T触发器的特性方程,DRSRS触发器的特
15、性方程,4.6.1 触发器逻辑功能表示方法特性表、卡诺图、特性方程、状态图、时序图以边沿D和JK触发器为例,4.6 触发器逻辑功能表示方法及转换,一、特性表、卡诺图和特性方程 （一）特性表,（二）卡诺图,（三）特性方程,二、状态图和时序图 （一）状态图,（二）时序图,4.6.2 触发器逻辑功能表示方法间的转换 一、由特性表到卡诺图、特性方程、状态图、时序图的转换 （一）特性表到卡诺图、状态图的转换,（二）特性表到特性方程、时序图的转换由特性表或卡诺图可得：,根据给定的CP和输入信号的波形及起始状态，在特性表中查出CP触发沿时刻Qn+1的值，便可一步一步画出Q和/Q的波形图。,二、由状态图到特性
16、表、卡诺图、特性方程和时序图的转换 （一）状态图到特性表、卡诺图的转换,（二）状态图到特性方程、时序图的转换状态图把Qn、J、K的各种取值及相应的Qn+1的值全都表示出来了，则把使Qn+1为1的Qn、J、K的取值挑选出来，每一种取值就可以写出一个最小项，把这些最小项加起来就是Qn+1的标准与或表达式。,根据触发器状态转换的时钟条件，就可以直接画出时序图。（CP及输入信号波形应给定，起始状态可给定或假设）,三、由时序图到特性表、卡诺图、特性方程和状态图的转换给定的时序图必须是完整的。例4.6.2 JK触发器的时序图如下，求特性表、卡诺图、特性方程和状态图。,4.7.1 静态特性 一、CMOS触发器 二、TTL触发器 4.7.2 动态特性 一、输入信号的建立时间 ts e t 和保持时间t h（10ns左右）,4.7 触发器的电气特性,二、时钟触发器的传输延迟时间 tP H L（40ns）和tP L H（25ns）是指输出端电平转换的传输延迟时间。 三、时钟触发器的最高时钟频率f m a x（15MHz）由于时钟触发器中每一级门电路都有传输延迟，因此电路状态改变总是需要一定时间才能 完成，因此，在保证触发器正常翻转条件下，时钟信号频率有一个上限值。,第四章结 束,
