1、N阱CMOS芯片的设计,微电,任务：n阱CMOS芯片制作工艺设计,1、MOS管的器件特性参数设计计算； 2、n阱CMOS芯片制作的工艺实施方案（包括工艺流程、方法、条件、结果；分析光刻工艺，画出整套光刻版示意图）； 3、薄膜加工工艺参数计算：分析、设计实现场氧化、栅氧化、多晶硅栅层或掩蔽氧化膜等的工艺方法和工艺条件(给出具体温度、时间或流量、速度等)，并进行结深或掩蔽有效性的验证。,一、MOS管的器件特性参数设计计算,W/L4.2349,1.NMOS管参数设计,IDsat1mA,W/L12.8924,跨导gm,L3.08um,L1.5um,L=2um W=65um,PMOS管参数,同一CMOS
2、上，n=2.0p， 所以取Wp=2.5Wn,1、衬底选择 条件：电阻率50cm 晶向 选择衬底其最重要的一个电学性能参数是阈值电压，而阈值电压与半导体表面态（界面态）的密度有极大的关系，所以这里重点需要考虑的问题是如何减小半导体的表面态（界面态）密度。为此，首先就要合理选取衬底片的晶向，以保证半导体的起始表面态（界面态）密度最小，这才能很好地控制器件的阈值电压。 对Si晶体，由于其(100)晶面的原子面密度较小，则相应的表面态密度也较小，所以MOSFET器件及其IC都毫无例外地采用了(100)晶面的衬底片。,二、工艺流程分析,2、初始氧化 为N阱形成提供掩蔽,干氧湿氧干氧干氧1200，30mi
3、n湿氧1200，60min干氧1200，30min 计算得厚度为1.178m,3、一次光刻 为P+提供扩散窗口,电子束曝光 正胶这种曝光方式分辨率高、掩膜版制作容易、工艺容限大，而且生产效率高,4、一次离子注入 形成N阱，R=690/,5、一次扩散（退火推进） 目的：达到N阱所需深度 条件：结深5m 有限表面源扩散 950，2.5h,6、二次氧化 作为氮化硅薄膜的缓冲层 垫氧化层厚度600 ，干氧氧化 ，1200，6.38min,7、氮化硅薄膜淀积 作为光刻有源区的掩蔽膜 厚度1000 ，LPCVD，700，16.7min,7、氮化硅薄膜淀积 作为光刻有源区的掩蔽膜 厚度1000 ，LPCVD
4、，700，16.7min,8、二次光刻 为磷扩散提供窗口 电子束曝光 正胶,9、场氧 利用氮化硅的掩蔽，在没有氮化硅、经P+离子注入的区域生成一层场区氧化层 厚度1m，水汽氧化1094，1.98h,10、三次光刻 除去P阱中有源区的氮化硅和二氧化硅层 电子束曝光，正胶,11、二次离子注入 调整阈值电压，注入B离子,12、栅极氧化 形成栅氧化层，厚度400 ，干氧氧化1200，19.85min,13、多晶硅淀积 淀积多晶硅层，厚度5000 低压化学气相淀积（LPCVD），630C，100Pa，33.3min,14、四次光刻 形成NMOS多晶硅栅，并刻出NMOS有源区的扩散窗口 电子束曝光，正胶,
5、15、三次离子注入 形成NMOS有源区表面浓度11020cm-3，结深0.3m注入P离子E=40kev80kev，Q0=8.151016cm-2,16、五次光刻 形成PMOS多晶硅栅，并刻出PMOS有源区的扩散窗口 电子束曝光，正胶,17、四次离子注入 形成PMOS有源区表面浓度11020cm-3，结深0.3m注入B离子E=25kev45kev，Q0=2.211017cm-2,18、淀积磷硅玻璃 目的：保护 LPCVD T=600，t=10min,19、六次光刻 刻金属化接触孔 电子束曝光，正胶,20、蒸铝，刻铝 淀积Al-Si合金，并形成集成电路的最后互连 方法：溅射 21、钝化层 目的：保
6、护 方法：淀积 22、八次光刻 刻压焊孔掩膜版，负胶,四、薄膜加工工艺参数计算：,1、场氧化层 【结构要求】场氧化层厚度为1 m 制备条件：水汽氧化，晶向（111），常压，1094,得出：t=119.14min1.98h,2、多晶硅栅层 【结构要求】多晶硅栅厚度为4000 5000 选择淀积：5000 制备条件：低压化学气相淀积（LPCVD），630C，30250Pa，经验淀积速度150/min计算：x/v=5000/(150/min)=33.33min即淀积时间为33.33min。,3、栅氧化层 根据三种氧化的实际考虑，选择干氧氧化，其掩蔽性好，结构致密。 【结构要求】栅氧化层厚度为400
7、制备条件：干氧，1200C，常压，晶向,4、氮化硅膜层 【结构要求】氮化硅膜厚约为1000 制备条件：LPCVD，温度700，氢气流量5L/min，硅烷流量3mL/min,氨气流量100ml/min,在30250Pa时，经验淀积速率为6nm/min 所以，淀积时间=1000 /（60 /min）=16.7minAPCVD方法的不足在于沉积速率低，薄膜污染严重。当工作压力从105Pa降到70到130Pa时，扩散系数增大了约1000倍。低压下，气体分子在运输过程中碰撞几率减小，即在空间生成污染物的可能性小，减小了薄膜受污染的可能性。,5、垫氧化层【结构要求】垫氧化层厚度约为600 制备条件：干氧，1200C，常压，晶向（111）求得t=6.38min.符合工业生产实际。,6、掩蔽膜有效性 对于CMOS器件： 最小掩蔽公式：1200 ，Dox=210-14cm2/s，退火推进时间为2.5h,xo=1.178m1.154m，掩蔽膜符合要求。,
