第7章 系统总线.doc

1、第7章 系统总线计算机组成原理(第二版) 清华大学出版社教学目标教学重点教学过程教学目标了解系统总线的结构了解总线的控制、数据传输和接口教学重点系统总线的结构总线的控制、数据传输和接口 教学过程7.1 系统总线的结构7.2 总线的控制、数据传输和接口7.3 常用总线举例7.4 例题解析7.1系统总线的结构计算机系统中存储器、CPU等功能部件之间必须互联，才能 组成计算机系统。部件之间的互联方式:分散连接：各部件之间通过单独的连线互联总线连接：将各个部件连接到一组公共信息传输线上。总线结构的两个主要优点是灵活：体现在新加部件可以很容易地加到总线上并且部件可以在使用相同总线的计算机系统之间互换低成

2、本。现代计算机普遍使用的是总线互联结构。7.1.1 总线的基本概念总线是连接两个或多个功能部件的一组共享的信息传输线，它的主要特征就是多个部件共享传输介质。一个部件发出的信号可以被连接到总线上的其他所有部件所接收。总线通常由许多传输线或通路构成，在并行 传输条件下，每条 线可传输一位二进制信息，若干条线可同时传输多位二进制信息。7.1.1 总线的基本概念 （1/5）总线的特性和分类（1）物理特性总线的物理特性是指总线在机械物理连接上的特性。包括连线类型、数量、接插件的几何尺寸和形状以及引脚线的排列等。（2）电气特性总线的电气特性是指总线的每一条信号线的信号传递方向、信号的有效电平范围。通常规定

3、由CPU发出的信号为输出信号，送入 CPU的信号为输入信号。7.1.1 总线的基本概念 （2/5）1. 总线的特性和分类（3）功能特性总线功能特性是指总线中每根传输线的功能。不同的控制线功能不同，如地址线用来传输地址信息，数据线用来传输数据信息，控制线用来发出控制信息。（4）时间特性总线时间特性是指总线中任一根传输线在什么时间内有效，以及每根线产生的信号之间的时序关系。7.1.1 总线的基本概念 （3/5）1. 总线的特性和分类计算机系统中含有多种总线，在各个层次上提供部件之间连接和信息交换的通路。根据所连接部件的不同，总线通常被分成三种类型：内部总线：指芯片内部连接各元件的总线。例如CPU芯

4、片内部，在各个寄存器、ALU、指令部件等各元件之间也有总线相连。系统总线：指连接CPU、存储器和各种I/O模块等主要部件的 总线。由于 这些部件通常制作在插件板卡上，所以连接这些部件的总线一般是主板式或底板式总线，主板式总线是一种板级总线，主要连接主机系统印刷电路板中的CPU和主存等部件，因此也被称为处理器主存总线，有的系统把它称为局部总线或处理器总线。底板式总线通常用于连接系统中的各个功能模块，实现系统中的各个电路板的连接。典型的有PCI总线 、VME总线等。I/O总线 ：这类总线用于主机和I/O设备之间或计算机系统之间的通信。由于这类连接涉及到许多方面，包括：距离远近、速度快慢、工作方式等

5、，差异很大，所以I/O总线的种类很多。7.1.1 总线的基本概念 （4/5）2.系统总线的带宽尽管一个总线的带宽主要由总线定时方式所用的协议决定，但其他几个因素也影响带宽。它们是：数据总线宽度。增加数据总线的宽度可使总线一次传输更多数据位。信号线是专用还是分时复用。将地址线和数据线单独设置可使写操作的性能更高，因为地址和数据可在同一个总线周期内传送出去。总线周期指总线上两个设备进行一次信息传输所需要的时间。是否允许大数据块传送。如果允许总线以背靠背总线周期连续传送多个字而不发送地址信息或释放总线，那么可以减少传送一个大数据块所需的时间，提高总线带宽。这就是前面讲的串并结合的方式，也称突发数据传

6、送方式。7.1.1 总线的基本概念 （5/5）3.系统总线的组成一个系统总线通常由一组控制线、一组数据线和一组地址线构成。也有些总线没有单独的地址线，地址信息通过数据线来传送， 这种情况称为数据线和地址线复用。数据线用来承载在源部件和目的部件之问传输的信息，这个信息可能是数据、命令、或地址（如果数据线和地址线复用的话）。地址线用来给出源数据或目的数据所在的主存单元或I/O端口的地址。控制线用来控制对数据线和地址线的访问和使用。7.1.2 总线的连接方式 （1/4）1. 连接方式（1）单总线结构在许多单处理器的计算机中，使用一条单一的系统总线来连接CPU、主存和 I/O设备，叫做单总线结构。外设

7、存储器CPU图7-1 单总线的组成结构单总线7.1.2 总线的连接方式 （2/4）1. 连接方式（2）双总线结构在双总线结构中，存在两种总线：存储总线用于CPU与主存储器的信息交换。I/O总线用于外设与主机的信息交换。（a）以CPU为中心存储总线I/O总线外设存储器CPU（c）采用通道形式（b）以存储器为中心存储总线I/O总线I/O总线外设存储器CPU存储总线外设外设CPU图7-2 双总线的组成结构存储器通道7.1.2 总线的连接方式 （3/4）1. 连接方式（3）多总线结构在双总线结构的基础之上，为了使高速外设（如磁盘机）能高速度地与主存储器进行数据交换，在高速外设与主存储器之间可以增设直接

8、存储器访问（DMA：Direct Memory Access）方式的高速I/O总线（DMA总线），从而形成多总线结构。存储总线DMA总线I/O总线存储器CPU图7-3 多总线的组成结构外设外设7.1.2 总线的连接方式 （4/4）2. 总线结构对计算机系统性能的影响最大存储容量：例如在单总线系统中，对主存和外设进行存取的差别，仅仅在于出现总线上的地址不同，为此必须为外围设备保留某些地址。由于某些地址必须用于外围设备，所以在单总线系统中，最大主存容量必 须小于计算机字长所决定的可能的地址总数。指令系统：在双总线系统中，CPU 对存储总线和系统总线必须有不同的指令系统， 这是因为操作码规定了要使用

9、哪一条总线，所以在双总线系统中，访存操作和输入输出操作各有不同的指令。吞吐量：计算机系统的吞吐量是指流入、处理和流出的信息的速率。它取决于信息输入内存的速度、CPU取指、存取数据的速度，以及所得结果从内存送给一台外围设备的速度。这些步骤中每一步都关系到主存，因此，系统吞吐量主要取决于主存的存取周期。7.2 总线的控制、数据传输和接口总线的信号线类型有专用和复用两种。专用信号线就是指这种信号线专门用来传送某一种信息。例如，使用分立的数据线和地址线。复用信号线就是指一种信号线在不同的时间传输不同的信息。例如，采用数据、地址线分时复用的方式，用一组数据线在地址阶段传送地址信息，在数据阶段传送数据信息

10、。这样就使得地址和数据通过同一组数据线进行传输。从而实现了复用。信号线的分时复用的优点：可以使用较少的线传输更多的信息，从而节省了空间和成本。信号线的分时复用的缺点：挂接的每个部件的电路变得更复杂了。因为共享同一线路的事件不能同时发生，所以它还潜在地降低了性能。例如，存储器写事务中，如果采用数据和地址专用线的话，主存 单元地址和数据可以同时送到总线上，而数据和地址线分时复用的情况下就不能这样。7.2.1 总线的控制 （1/6）最简单的系统可以只有一个总线主控设备：处理器。在一个单主控设备系统中，所有总线操作都必须由处理器控制，所以无需总线裁决。 另一种选择是采用多个总线主控设备，每个主控设备都

11、能启动数据传送。 决定哪个总线主控设备将在下次得到总线使用权的过程被称为总线裁决。进行总线裁决有多种方案。从大的方面来讲，有两 类总线裁决方式：集中式和分布式。前者将控制逻辑做在一个专门的总线控制器或总线裁决器中，通过将所有的总线请? 蠹 衅鹄蠢 靡桓鎏囟牟镁鏊惴 胁镁觥 诜植际降牟 镁龇绞街校 挥凶 诺淖芟呖刂破鳎 淇刂坡呒 稚诟鞲霾考 蛏璞钢小?7.2.1 总线的控制 （2/6）在选择哪个设备获得总线使用权时，一般的裁决方案通常试图平衡两个因素。（1）“等级性 ”即每个主控设备有一个总线优先级，具有最高优先级的设备应该先被服务：（2）“公平性 ”即任何设备，即使是具有最低优先权的设备也不能

12、永远得不到总线使用权。这种“公平性”保证了想使用 总线的每个设备最终总能得到 总线。除了上述因素外，更复杂的方案考虑怎样缩短总线裁决时间。 图10-3 阵列处理机结构7.2.1 总线的控制 （3/6）1. 集中裁决方式（1）菊花链查询方式总 线 控 制 部 件设备0设备1设备nBGBRBS数据线地址线图7-4 菊花链查询方式7.2.1 总线的控制 （4/6）（2）菊花链查询方式图7-5 计数器定时查询方式数据线总 线 控 制 部 件设备0设备1设备nBRBS地址线设备线7.2.1 总线的控制 （5/6）（3）独立请求方式数据线图7-6 独立请求方式总 线 控 制 部 件设备0设备1设备nBR0

13、BG0地址线BR1BG1BR2BG27.2.1 总线的控制 （6/6）2. 分布式裁决方式（1）自举分布式裁决在冲突检测分布式裁决方案也使用多个请求线，不需要中心裁决器，每个设备独立地决定自己是否是最高优先级请求者。（2）冲突检测分布式裁决在冲突检测分布式裁决方案中，每个设备独立地请求总线，多个同时使用总线的设备会产生冲突，这时冲突被检测到，按照某种策略在冲突的各方选择一个设备。存储器写（不可重试）：当处理器要写回一个更新的Cache行到存储器（淘汰）以便为一个新行腾出空间时，由处理器发出该事务。存储器写（可重试）：当处理器执行到某指令需写数据到存储器中去时，由处理器发出该事务。7.2.2 总

14、线的数据传输方式 （1/2）1. 串行传输串行总线的数据在数据线上按位进行传输，因此只需要一根数据线，线路的成本低，适合于远距离的数据传输。在进行串行传输时，按顺序传送一个数据的所有二进位的脉冲信号，每次一位，被 传送的数据在发送部件中必须进行并行数据到串行数据的转换，这个过程称为拆卸；而在接收部件中则需要将串行数据转换成并行数据，这个过程称为装配。串行总线是一种信息传输信道。在信息传输通道中，携带数据信息的信号单元叫码元，每秒钟通过信道传输的码元数称为码元传输速率，简称波特率。串行传输方式可分为同步方式和异步方式两种。在异步传输方式中，每个字符要用一位起始位和若干停止位作为字符传输的开始和结

15、束标志，需占用一定的时间。所以在进行数据块传送时，为了提高速度，一般把每个字符前后的附加位去掉，而将若干个字符作为一个数据块一起传送，在数据块的开始和结尾处用一个或若干个同步字符作标志。这种方式称为同步串行传输方式。7.2.2 总线的数据传输方式 （2/2）2. 并行传输并行总线的数据在数据线上同时有多位一起传送，每一位要有一根数据线，因此有多根数据线。并行传输比串行传输速度要快得多，但需要更多的传输线。衡量并行总线速度的指标是最大数据传输率，即单位时间内在总线上传输的最大信息量。为了减少线路的数量，可以将并行方式和串行方式结合起来。当数据线不是很宽时，采用分多次传输的方法来实现，例如在主存和

16、Cache之问传输数据块时常采用连续串行传输多个字的方法进行。这种总线传输方式称为突发式数据传送模式。7.2.3 总线的的接口 （1/5）1. 接口的基本概念（1）接口的定义广义的说，“接口”是指中央处理器（CPU）和内存、外部设备、两种外部 设备间或两种机器之间通过总线连接的逻辑部件。接口部件在它所连接的两部件之间起着“转换器”的作用，以便实现彼此之间的信息传送。一个典型的计算机系统具有各种类型的外部设备，因而有各种类型的接口。 为了使所有的外部设备能够兼容，并能在一起正常工作，CPU 规定了不同的信息传送控制方法。 7.2.3 总线的的接口 （2/5）（2）接口的功能 数据转换 不同类 型

17、的数据必须经过转换过 程才能被对方识别和接收。 数据缓 冲与时序配合 在接口电路中，一般设置几个数据缓冲寄存器，从而接口具备一定的缓冲存储能力。 提供外部 设备和接口的状 态 在接口线路中 设置设备和接口状态寄存器，CPU可以通过读取其内容了解外部设备和接口线路的工作状态，调整对外部设备及数据接口的指令。 实现主机和外部 设备 之间的通信联络控制 主要通信联络控制工作包括设备选择、操作时序的控制与协调、中断的 请求与批准、主机命令与I/O设备状态的交换与传递。 电平匹配和 负载匹配 总线信号电平通常是与 TTL兼容的，而外设的I/O信号有TTL 电平和其它 规格的 电平。当电平不同时，需经过

18、接口电路进行电平转换。7.2.3 总线的的接口 （3/5）2. 接口的分类（1）按数据传输宽度分类并行接口 主机与接口、接口与外部设备之间都是对一个字节或几个字节各位同时进行处理的方式完成信息传递工作，即每次传送一个字节或几个字节的全部代码。因此并行接口的数据通路是按字或字节设置的。一般当I/O设备本身是按照并行方式工作，并且主机与外部设备之间距离较近时， 选用并行接口。串行接口 接口与主机之 间完全按照并行的方式 传递数据。但接口与 I/O设备之间有时是按照每次传送一位的方式实现数据传递，即每个字节是按位依次传送的。因此要求串行接口必须设置具有移位功能的数据缓冲器，以实现数据格式的串并转换。

19、同时还要求接口中同步定时脉冲信号来控制信息的传递速率，以保证信号能够在接口与外部设备之间实现同步串行传送。一般的低速I/O设备、计算机网络的远程终端设备以及通信系统的终端采用串行接口。7.2.3 总线的的接口 （4/5）（2）按操作的节拍分类 同步接口 同步接口的数据 传送是按照CPU的控制节拍进行。无论是CPU与接口之间，还是接口与外部设备之间的数据交换都由CPU控制节拍的协调，与 CPU的节拍同步。这种接口的控制简单，但其操作 时间必须与CPU 的时钟同步。 异步接口 异步接口不由 CPU的时钟控制。CPU与I/O设备之间的信息交换采用应答方式。连接在总线上的任何两个设备均可以交换信息，在

20、交换信息的两个设备中，负责控制和支配总线控制权的设备叫主设备，和主设备交换信息的设备叫从设备。如将CPU看作主设备，将I/O设备看作从设备。在信息交换时，主设备发出交换信息的“请求”信号，经过接口传送给设备，从设备完成主设备指定的操作后向主设备发出“回答”信号。按这种一问一答的方式分步完成信息的交换。其中从“请求” 到“回答”之间的时间 是由完成操作所需的 实际工作时间决定的，与 CPU的时钟节拍无关。 7.2.3 总线的的接口 （5/5）（3）按信息传送的控制方式分类根据接口对信息传送的控制方式，可将接口分为：有程序控制的输入输出接口程序中断输入输出接口直接存储器存取（DMA）接口7.3 常

21、用总线举例7.3.1 ISA总线7.3.2 EISA总线7.3.3 VL总线（VESA总线）7.3.4 PCI总线7.3.5 USB 总线7.3.6 Futurebus 总线7.3.1 ISA总线ISA （Industrial Standard Architecture）总线是IBM公司1984年为推出PCAT 机而建立的系统总线标准。也叫AT总线。它是在原先的 PCXT总线的基础上扩充而来的。它在推出后得到广大计算机同行的承认，兼容该标准的微型机大量出现。ISA总线的主要特点： （1）它能支持64KB I/O地址空问、16MB 主存地址空 间的寻址，可 进行8位或16位数据访问，支持15级硬

22、中断、7级DMA通道。 （2）它是一种简单的多主控总线。除了CPU 外，DMA控制器、DRAM刷新控制器和带处理器的智能接口控制卡都可成为总线主控设备。（3）它支持8种总线事务类型：存储器读、存储器写、I/O写、中断响 应、DMA 响应、存储器刷新、总线仲裁。7.3.2 EISA总线EISA（Extended Industrial Standard Architecture）总线 是一种在ISA总线基础上扩充的开放总线标准。它从CPU中分离出了总线控制权，是一种具有智能化的总线，支持多总线主控和突发传输方式。它的时钟频率为8.33MHz 。EISA总线共有198根信号线，在原ISA总线的98根

23、线的基础上扩充了100根线，与原ISA总线完全兼容。具有分立的数据线和地址线。数据线宽度为32位，具有 8位、16位、32位数据传输能力，所以最大数据传输率为33Mb/s 。地址线的宽度为32位，所以寻址能力达232。即：CPU或DMA控制器等这些主控设备能够对4GB范围的主存地址空间进行访问。7.3.3 VL总线（VESA总线）VL（VESA Local Bus）总线 是VESA（Video Electronic Standard Association视频电子标准协会）与60余家公司联合推出的一种通用的全开放局部总线标准，也叫VESA总线。它的推出为微机系统总线结构的革新奠定了基础。 VL

24、总线 作为一种局部总线，它不是一个单独使用的总线体系结构，而是对ISA、EISA等系统I/O总线 的补充，它需要和其他总线共存于一个系统中，形成ISA/VL或EISA/VL等总线体系结构。 VL总线 的主要设计目标是支持CPU直接与高速视频控制器挂接，其他外设如硬盘控制器、LAN控制卡以及其他高速接口所连的外设，也可使用VL总线。 7.3.4 PCI总线PCI（Peripheral Component Interconnect）总线是继VL总线之后推出的又一种高性能的32位局部总线。Intel公司于1991年底提出， PCI规范受到许多微处理器和外围设备生产商的支持。PCI是一种高 带宽、独立

25、于处理器的总线。它主要用于高速外设的I/O接口和主机相连，如图形显示适配器、网络接口控制卡、磁 盘控制器等。 PCI总线可以在主板上和其他系统总线（如ISA、 EISA或MCA） 相连接， 这样使得系统中的高速设备挂接在PCI总线，而低速设备仍然通过ISA、EISA等这些低速I/O 总线支持。 在高速的PCI 总线和低速的 E（ISA）总线之间也是通过PCI桥相连接的。一个系统中甚至可以有多个PCI 总线， PCI总线之间也是用相应的 PCI桥连接。 7.3.5 USB 总线USB通用串行总线是一种通用万能插口，可以将下列的任一部件插入USB 端口：显示器、键盘、鼠标、 调制解调器、游 戏杆、

26、扫描仪、打印机、视频相机等。 还可以将一些USB外设进行串接，即一大串设备共用PC机一个端口。USB总线可提供电源，但如将多个耗电量大的外设串接起来有可能使总线过载，此时可使用一个自供电的集线器来补充功耗。另外USB外设可以热插拔。 根据设备对系统资源需求的不同，在USB 标准中规定了4种不同的数据传输方式：1. 等时传输方式2. 中断传输方式3. 控制传输方式4. 批处理方式7.3.6 Futurebus 总线Futurebus是一个高性能的异步总线标准。其技术要求是：（1）一个与结构、处理器、技术无关的开发标准。（2）基本上是一个异步数据定时协议。（3）允许采用可选的同步式协议，用来实现高

27、速的块数据传送。（4）支持32位或64位寻址，数据线的长度动态可变（32位、64位、 128位、256位），以满足不同带宽的要求。（5）全分步式的并行仲裁协议及集中式仲裁协议，并支持线路交换式和分离业务协议。（6）提供对容错和高可靠性系统的支持。（7）提供对cache共享存储器的支持。（8）提供一个兼容的消息传递定义。? 本章小结总线是构成计算机系统的互联机构，是多个系统功能部件之间进行数据传送的公共通道，并在争用资源的基础上进行工作。总线有物理特性、功能特性、电气特性、机械特性，因此必须标准化。微型计算机系统的标准总线从ISA总线（16位，带宽8MB/s）发展到EISA总线（32位，带宽33.3MB/s）和VESA总线（32位，带宽132MB/s ），又进一步发展到PCI 总线（64位，带宽264MB/s）。衡量总线性能的重要指标是总线带宽，它定义为总线本身所能达到的最高传输速率。各种外围设备必须通过“ 接口 ”与总线相连。接口是指CPU、主存、外 围设备之间通过总线进行连接的逻辑部件。接口部件在它动态联结的两个功能部件间起着缓冲器和转换器的作用，以便实现彼此之间的信息传送。总线仲裁是总线系统的核心问题之一。为解决多个主设备同时竞争总线控制权的问题，必须具有总线仲裁部件。它通过采用优先级策略或公平策略，选择其中一个主设备作为总线的下一次主方，接管总线控制权。