1、1湖南工程学院课 程 设 计 任 务 书课程名称： 嵌入式系统 题 目：基于 CPLD的棋类竞赛计时钟专业班级： 学生姓名： 指导老师： 陈军根审 批： 任务书下达日期 年 月 日设 计 完成日期 年 月 日2设计内容与设计要求CPLD 为复杂可编程逻辑器件，通过 EDA 技术对其进行编程，可将一个较复杂的数字系统集成于一个芯片中，制成专用集成电路芯片，并可随时在系统修改其逻辑功能。有关知识可参见相关教材或参考书。一设计内容设计并制作一个用于棋类比赛的计时钟系统，功能要求如下：1. 该计时钟可分别完成甲乙对规定用时的计时和规定时间用完后的读秒计时。2. 规定甲乙双方各有 2 小时比赛规定用时，
2、分别设计各方的用时定时器，并用数码管显示各方已用的时、分从 0：001：59 计时间隔为 1S。3. 2 小时规定时间用完后，每方限定在 30 秒内必须下出一步棋，此时定时器将完成对读秒时间的 30S 倒计时，并数码管显示此时过程 3000。若计时到零，则发生警报信号该方超时负。4. 各定时器设置计时暂停/继续键，在规定时间计时时，该键的作用为暂停本方计时，并继续对方计时；在读秒时间计时时，该键的作用为复位本方计时起始点 29S，并启动对方定时器。二、设计要求：1、 设计思路清晰，给出整体设计框图；2、 设计各单元电路，完成其功能仿真和编译并生成低层模块；3、 完成顶层设计并编译通过；4、 完
3、成设计下载并调试电路；5、 写出设计报告；3主要设计条件1. 提供 EDA 实验室；2. 提供实验箱和 CPLD 芯片;3. 提供设计软件说明书格式1. 课程设计封面；2. 任务书；3. 说明书目录；4. 设计总体思路，基本原理和框图（顶层电路图） ；5. 单元电路设计（各次级模块电路图） ；6. 设计仿真；7. 编程下载；8. 总结与体会；9. 附录；10. 参考文献。4进度安排第一周：星期一、二：下达设计任务书，介绍课题内容与要求；查找资料，确定总体设计方案和单元电路设计；星期三星期五：单元电路设计与仿真调试；第二周：星期一星期四 ：硬件下载；星期五：书写设计报告，打印相关图纸；答辩参考文献1. 康华光主编.电子技术基础（数字部分） ，高等教育出版社。2. 阎石主编. 电子技术基础（数字部分） ，清华大学出版社。3. 陈大钦主编，电子技术基础实验，高等教育出版社。4. 彭介华主编，电子技术课程设计指导，高等教育出版社。5. 张 原编著，可编程逻辑器件设计及应用，机械工业出版社。6.荀殿栋，徐志军编著，数字电路设计实用手册，电子工业出版社。7. 刘洪喜，陆颖编著. VHDL 电路设计实用教程 清华大学出版社
