1、第 2章AT89S51单片机硬件结构单片机原理及接口技术（ C51编程）（第 2版）目录CONTENTS2.1 AT89S51单片机的硬件组成2.2 AT89S51的引脚功能2.3 AT89S51的 CPU2.4 AT89S51存储器的结构2.5 AT89S51的并行 I/O端口2.6 时钟电路与时序2.7 复位操作和复位电路2.8 看门狗定时器（ WDT）的使用2.9 低功耗节电模式2.10 AT89S52单片机与 AT89S51单片机的差异2.1 AT89S51单片机的硬件组成片内结构如 图 2-1所示。把作为控制应用所必需的基本功能部件都集成在一个集成电路芯片上。图 2-1 AT89S5
2、1单片机片内结构2.1 AT89S51单片机的硬件组成有如下 功能部件 和 特性 ：8位微处理器（ CPU）；01OPTION02OPTION03OPTION04OPTION数据存储器（ 128B RAM）；程序存储器（ 4KB Flash ROM）；4个 8位可编程并行 I/O口（ P0口、 P1口、 P2口、 P3口）；1个全双工的异步串行口；2个可编程的 16位定时器 /计数器；05OPTION06OPTION2.1 AT89S51单片机的硬件组成有如下功能部件和特性：1个看门狗定时器；中断系统有 5个中断源，对应 5个中断向量；特殊功能寄存器（ SFR） 26个；低功耗模式有空闲模式和
3、掉电模式，且具有掉电模式下的中断恢复模式；3个程序加密锁定位；07OPTION08OPTION09OPTION10OPTION11OPTION2.1 AT89S51单片机的硬件组成与 AT89C51比， AT89S51更突出的优点 ：（ 1）增加在线可编程功能 ISP（ In System Program）， 字节 和 页编程 ，现场程序调试和修改更加方便灵活；（ 2） 数据指针 增加到 两个 ，方便对片外 RAM的访问；（ 3） 增加 了 看门狗定时器 ，提高了系统的抗干扰能力；（ 4） 增加 断电标志 ；（ 5）增加 掉电状态 下的 中断恢复模式 ；2.1 AT89S51单片机的硬件组成片
4、内各功能部件通过片内单一总线连接而成（图 2-1），基本结构 依旧是 CPU 加上外围芯片的 传统微机结构 。CPU对各种功能部件的控制 是采用 特殊功能寄存器 （ SFR， Special Function Register）的集中控制方式 。介绍 图 2-1中 片内各功能部件 。图 2-1 AT89S51单片机片内结构2.1 AT89S51单片机的硬件组成（ 1） CPU（微处理器） 8位，与通用 CPU基本相同，包括了 运算器 和 控制器 两大部分，还有面向控制的 位处理功能 。（ 2）数据存储器（ RAM）片内为 128B（ 52子系列 为 256B），片外最多可扩 64KB。图 2-
5、1 AT89S51单片机片内结构（ 3）程序存储器（Flash ROM）片内集成有 4KB的Flash存储器（AT89S52 则 为 8KB；AT89C55片内 20KB），如片内容量不够，片外可外扩至 64KB。2.1 AT89S51单片机的硬件组成（ 4）中断系统具有 5个 中断源， 2级中断优先权。（ 5）定时器 /计数器2个 16位定时器 /计数器（ 52子系列有 3个 ）， 4种 工作方式 。图 2-1 AT89S51单片机片内结构（ 6）串行口1个全双工的异步串口， 4种工作方式。可进行串行通信，扩展并行 I/O口，还可与多个单片机构成多机通信系统 。2.1 AT89S51单片机的
6、硬件组成（ 7） 4个 8位的并行口： P0口、 P1口、 P2口和 P3口。（ 8）特殊功能寄存器（ SFR）26个，对片内各功能部件管理、控制和监视。是各功能件的 控制寄存器 和 状态寄存器，映射片内 RAM区 80H FFH内 。图 2-1 AT89S51单片机片内结构（ 9） 1个看门狗定时器 WDT当由于干扰程序陷入死循环或跑飞时，可 使程序恢复正常运行。目录CONTENTS2.1 AT89S51单片机的硬件组成2.2 AT89S51的引脚功能2.3 AT89S51的 CPU2.4 AT89S51存储器的结构2.5 AT89S51的并行 I/O端口2.6 时钟电路与时序2.7 复位操
7、作和复位电路2.8 看门狗定时器（ WDT）的使用2.9 低功耗节电模式2.10 AT89S52单片机与 AT89S51单片机的差异2.2 AT89S51的引脚功能先 了解引脚，牢记各引脚功能。AT89S51与各种 8051芯片的引脚兼容。目前多采用 40只引脚 双列直插 ， 如 图 2-2。 此外，还有 44引脚的 PLCC和 TQFP封装方式的芯片。 引脚按其功能可分为如下 3类 ：（ 1）电源及时钟引脚 VCC、 VSS； XTAL1、 XTAL2。（ 2）控制引脚 PSEN*、 ALE/PROG*、 EA*/VPP、RST（ RESET）（ 3） I/O口引脚 P0、 P1、 P2、
8、P3，为 4个 8位 I/O口2.2.1 电源及时钟引脚1电源引脚图 2-2 AT89S51双列直插封装方式的引脚（ 1） VCC（ 40脚）： +5V电源 。（ 2） VSS（ 20脚）： 数字地 。2.2.1 电源及时钟引脚2时钟引脚 （ 1） XTAL1（ 19脚）：片内振荡器反相放大器和时钟发生器电路输入端。用片内振荡器时，该脚接外部石英晶体和微调电容。外接时钟源时 ，该脚接 来自 外部时钟振荡器 的 信号。（ 2） XTAL2（ 18脚）：片内振荡器反相放大器的输出端。当使用 片内振荡器 ，该脚接外部石英晶体和微调电容。当使用 外部时钟源 时，本脚 悬空 。2.2.2 控制引脚（ 1
9、） RST (RESET， 9脚 )复位信号输入，在引脚加上 持续时间大于 2个机器周期的高电平 ，可使单片机 复位 。正常工作，此脚 电平 应 0.5V。 当看门狗溢出时，该脚将输出 96个时钟振荡周期的高电平。2.2.2 控制引脚(2） EA*/VPP(Enable Address/Voltage Pulse of Programing， 31脚 )EA*： 第一功能 ：外部程序存储器访问允许控制端。EA*=1，在 PC值 0FFFH（不超出片内 4KB Flash存储器地址范围）时，单片机读 片内 Flash存储器 （ 4KB）中的程序，但 PC值 0FFFH （超出片内 4KB Fla
10、sh地址范围）时，将 自动转向读取片外 60KB（ 1000H-FFFFH）程序存储器空间中的程序。2.2.2 控制引脚(2） EA*/VPP(Enable Address/Voltage Pulse of Programing， 31脚 )EA*=0， 只读取 片外 程序存储器 中内容，读取地址范围为 0000HFFFFH，片内的 4KB Flash 程序存储器不起作用。VPP： 引脚 第二功能 ，对片内 Flash编程，接 编程电压 。2.2.2 控制引脚（ 3） ALE/PROG*（ Address Latch Enable/PROGramming， 30脚）ALE： 为 CPU访问外部
11、程序存储器或外部数据存储器提供 地址锁存 控制 信号 ，将 低8位地址 锁存在片外的地址锁存器中 , 见图 2-3。 图 2-3 ALE作为低 8位地址的锁存控制信号 2.2.2 控制引脚（ 3） ALE/PROG*（ Address Latch Enable/PROGramming， 30脚）此外，单片机正常运行时， ALE端一直有正脉冲信号输出，此频率为 fosc的 1/6。该信号可作外部定时或触发信号使用。 注意 :每当 AT89S51访问外部 RAM或 I/O时，要丢失一个ALE脉冲 ,所以 ALE引脚的输出信号频率并不是准确的 1/6 fosc 。如不需要 ALE端输出脉冲信号， 可
12、将特殊功能寄存器AUXR（地址 8EH，本章后面介绍）的第 0位（ ALE禁止位）置 1，来禁止 ALE操作，但在执行访问外部程序存储器或外部数据存储器操作时， ALE仍然有效，即 ALE禁止位不影响对单片机对外部存储器的访问。2.2.2 控制引脚（ 3） ALE/PROG*（ Address Latch Enable/PROGramming， 30脚）PROG*： 引脚 第二功能 ，对片内 Flash编程， 加 编程脉冲输入 。（ 4） PSEN* （ Program Strobe ENable， 29脚）片外程序存储器读选通信号，低有效 。2.2.3 并行 I/O口引脚（ 1） P0口：
13、P0.7 P0.0脚 ， 8位，漏极开路的双向 I/O口当 外扩存储器及 I/O接口芯片时 ， P0口作为低 8位地址总线及数据总线的 分时复用 端口。P0口也可 作通用的 I/O口用 ，需加上拉电阻，这时为 准双向口 。 如 作输入，应先向端口写 1。可驱动 8个 LS型 TTL负载。（ 2） P1口： P1.7 P1.0脚， 8位，准双向 I/O口，内 有 上拉电阻。准 双向 I/O口，作通用 I/O输入时，应先向端口锁存器写1, P1口可驱动 4个 LS型 TTL负载。2.2.3 并行 I/O口引脚P1.5/MOSI、 P1.6/MISO和 P1.7/SCK也 可 用于对片内 Flash
14、存储器串行编程和校验，分别是串行数据输入、输出和移位脉冲引脚 。（ 3） P2口： P2.7 P2.0脚， 8位， 准双向 I/O口，具有内部上拉电阻。当 AT89S51扩展外部存储器及 I/O口时， P2口作为 高 8位地址总线 输出高 8位地址。P2口 也可作普通 I/O使用。当作通用 I/O输入时，应先向端口输出锁存器写 1。可 驱动 4个 LS型 TTL负载 。（ 4） P3口： P3.7 P3.0脚， 8位， 准双向 I/O口 ，具有内部上拉电阻 。2.2.3 并行 I/O口引脚可作为 通用的 I/O口使用 。作为 通用 I/O输入 ，应先向端口输出锁存器写入 1。可驱动 4个 LS
15、型 TTL负载。P3口还可提供 第二功能 。第二功能定义如 表 2-1，应熟记。综上所述 ， P0口 作为总线 口时 ，为双向口 ， 作通用 I/O用时，为准双向口，需加上拉电阻。 P1、 P2、 P3口 均为准双向口 。2.2.3 并行 I/O口引脚2.2.3 并行 I/O口引脚注意 ： 准双向口与双向口的差别 。准双向口 仅有两个状态 。而 P0口作为总线使用，口线内无上拉电阻，处于高阻 “悬浮 ” 态。故为双向三态 I/O口。为什么 P0口要有高阻 “ 悬浮 ” 态？ 因为 P0口作为数据总线用时，多个数据源都挂在数据总线上，当 P0口不需要读写其他数据源时，需要与数据总线高阻 “ 悬浮
16、 ” 隔离。 准双向 I/O口则无高阻 “ 悬浮 ” 态。另外， 准双向口 作通用 I/O输入使用时， 需先 向该口先写入 “ 1” 。 准双向口与双向口的差别， 学习 2.5节的 P0P3口内部结构后，会有更深入了解。 至此， 40只引脚已介绍，应熟记每一引脚功能，对应用系统硬件电路设计十分重要 。目录CONTENTS2.1 AT89S51单片机的硬件组成2.2 AT89S51的引脚功能2.3 AT89S51的 CPU2.4 AT89S51存储器的结构2.5 AT89S51的并行 I/O端口2.6 时钟电路与时序2.7 复位操作和复位电路2.8 看门狗定时器（ WDT）的使用2.9 低功耗节
17、电模式2.10 AT89S52单片机与 AT89S51单片机的差异2.3.1 运算器可对 8位变量 逻辑 运算 （ 与、或、异或、循环、求补和清零 ） ，还可 算术运算 （ 加、减、乘、除 ）。ALU还有位操作功能，对位变量进行位处理，如置 “ 1”、清 “ 0” 、求补、测试转移及逻辑 “ 与 ” 、 “ 或 ” 等 。1算术逻辑运算单元 ALU2.3.1 运算器累加器 A是 CPU中使用频繁的一个 8位寄存器，在使用汇编语言编程时，有些场合必须写为 Acc。 作用如下：（ 1） ALU单元的输入数据源之一，又是 ALU运算结果存放 单元 。（ 2）数据传送大多都通过累加器 A，相当于数据的
18、中转站。为解决 “ 瓶颈堵塞 ” 问题， AT89S51增加了一部分可不经过累加器的传送指令 。A的进位标志 Cy是特殊的，因为它同时又是 位处理机的位 累加器 。2累加器 A2.3.1 运算器PSW（ Program Status Word）位于片内特殊功能寄存器区， 字节地址 D0H。包含了 程序运行状态的信息 ，其中 4位保存当前指令执行后的状态，供程序查询和判断。 格式如图 2-4。3程序状态字寄存器 PSWPSW（ 图 2-4 PSW的 格式 ）2.3.1 运算器PSW中各位功能 ：（ 1） Cy（ PSW.7）进位标志位可写为 C。在算术和逻辑运算时，若有 进位 /借位 ， Cy 1；否则， Cy 0。在位处理器中，它是位累加器。（ 2） Ac（ PSW.6）辅助进位标志位在 BCD码运算时，用作十进位调整。即当 D3位向 D4位产生进位或借位时， Ac 1；否则， Ac 0。（ 3） F0（ PSW.5）用户设定标志位由用户使用的一个状态标志位，可用指令来使它置 “ 1”或清 “ 0， 控制程序的流向。用户应充分利用。3程序状态字寄存器 PSW
