1、 代号 分类号 学号 密级 10701 TM935.15 公 开 1013121577 题 （中、英文） 目 皮秒 分辨率 的 FPGA-TDC 技术研究 Research on FPGA-TDC Technology with Picosecond Resolution 作者姓名 张敏 指导教师姓名 、 职务 王海 副教授 学科门类 工学 提交论文日期 二一 三 年三 月 学科、专业 测试计量技术及仪器 西安电子科技大学 独创性（或创新性）声明 本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标注和致谢中所罗列的内容以外，论文中不包含其他人已
2、经发表或撰写过的研究成果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切相关责任。 本人签名： 日 期： 西安电子科技大学 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。本人保证毕业离校后，发表论文或使用论文工作成果时署名单位仍然为西安电子科技大学。学校有权保留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内容，可以允许采
3、用影印、缩印或其它复制手段保存论文。（保密的论文在解密后遵守此规定） 本学位论文属于保密在 年解密后适用本授权书。 本人签名： 日 期： 导师签名： 日 期： 摘要 TDC (Time-to-Digital Converters)技术 广泛 应用于时频测量、卫星导航、雷达定位、激光测距、核物理 和粒子物理探测 等领域，并且这些领域的先进 水平 与 TDC的 测量 分辨率密切相关。 目前 ， 皮秒分辨率的 TDC 主要是在 ASIC 芯片上实现的，但 ASIC 芯片价格昂贵，开发周期长。 而基于 FPGA 芯片实现的 TDC 成本 低 ， 开发周期短，设计灵活 ，但是其测量分辨率不够高 。 因此
4、 高测量分辨率的 皮秒 量级FPGA-TDC 技术具有重要的研究意义。 论文介绍了 常用的 TDC 实现方法， 并 分析了其优缺点。为了解决现有方法 在FPGA 芯片上难以获得较高分辨率的难题，论文对直接计数法进行了改进 ， 提出了基于自由延迟单元的 TDC 实现方法。该方法不需要构造延迟链，各个延迟单元之间相互 独立 ， 并且测量分辨率高、 结构简单，易于实现 。 论文设计 、 实现了 基于该方法 的 FPGA-TDC 测量系统 ，包括信号输入模块、 TDC 模块和 TDC 软件。TDC 模块采用 Xilinx Virtex-5 系列 FPGA 芯片实现，具体包括闸门信号输入模块、时间数字转
5、换模块、数据处理模块和数据输出模块 等 。 为了验证实现的 TDC 的性能，论文进行了大量的实验 和测试 。 实际测试结果表明，该 FPGA-TDC 测量分辨率为 35.2 皮秒，微分非线性误差为 0.74LSB， 积分非线性误差为 1.57LSB。 因此 ， 论文 实现的 FPFA-TDC 获得了皮秒量级的测量分辨率，并 具有优秀的测量分辨率和稳定性，有 良好 的实用价值。 关键词： TDC（ 时间数字转换器 ） FPGA 测量分辨率 自由延迟单元 Abstract TDC (Time-to-Digital Converters) technology is widely used in t
6、ime-frequency measurements, satellite navigation, radar positioning, laser ranging nuclear physics, and particle physics detection. And the resolution of the TDC decides the precision of these applications on a large degree. Most TDCs with picoseconds level resolution available were realized on ASIC
7、 chips. However ASIC-TDC is high in price and long in development cycle. Compared with ASIC-TDC, FPGA is low in cost and short in development cycle except that the resolution of most FPGA-TDCs available is not good. Therefore research on the realization of FPGA-TDC with picoseconds resolution is of
8、great importance. This paper introduced several TDC realization methods and analyzed their advantages and disadvantages in the first two chapters. Methods available can hardly obtain a high resolution on FPGA chip due to it is difficult to build a delay chain with a good consistency in the chip. In
9、order to solve the problem, this paper proposed a novel TDC method based on free delay elements, which is improved from counting method. The delay elements are independent from each other, which dont need cascade into delay chains. This method features high in resolution， simple in structure and eas
10、y in realization. Then an FPGA-TDC measurement system is realized based on the method, which includes signal inputting module, TDC module and TDC software. The TDC module is implemented on a Xilinx Virtex-5 FPGA chip, which contains gate signal generating module, time-to-digital converting module, d
11、ata processing module and data outputting module. To test the performance of the TDC realized, a lot of experiments are carried. The obtained resolution of the TDC is 35.2 picoseconds, and the differential nonlinearity and integral nonlinearity are 1.57 LSB and 0.74 LSB, respectively. Experiments re
12、sults indicate that the FPGA-TDC this paper realized has picosecond measurement resolution and measurement stability. Thus the method proposed and the TDC realized will have good application in the near future. Keywords： TDC (Time-to-Digital Converters) FPGA Measurement resolution Free delay element
13、s 目录 第一章 绪论 . 1 1.1 TDC 介绍 . 1 1.2 研究背景与意义 . 2 1.2.1 TDC 技术的主要应用 2 1.2.2 TDC 技术的研究背景 2 1.3 国内外研究现状 . 4 1.4 论文结构 . 5 第二章 TDC 技术基本原理 7 2.1 模拟 TDC 实现方法简介 . 7 2.1.1 时间扩展法 7 2.1.2 时间幅度转换法 8 2.2 数字 TDC 实现方法简介 . 9 2.2.1 基于直接计数法的 TDC. 9 2.2.2 基于游标法的 TDC. 11 2.2.3 基于抽头延迟线的 TDC. 12 2.2.4 基于差分延迟链的 TDC. 13 2.3
14、ASIC-TDC 实现方法 . 14 2.3.1 ASIC 技术简介 14 2.3.2 ASIC-TDC 实现方法 . 15 2.4 FPGA-TDC 实现方法 16 2.4.1 FPGA 技术简介 . 16 2.4.2 FPGA-TDC 实现方法 16 2.5 本章小结 . 17 第三章 皮秒分辨率 FPGA-TDC 方案设计与实现 . 19 3.1 FPGA 组成结构及设计流程 . 19 3.1.1 TDC 相关的 FPGA 芯片结构和特性 . 19 3.1.2 FPGA 设计流程和开发工具简介 . 21 3.2 皮秒分辨率 FPGA-TDC 方案设计 23 3.2.1 基于严格延迟链的改
15、进计数法 23 3.2.2 基于严格延迟链的改进计数法设计 25 3.2.3 基于自由延迟单元的计数法 28 3.2.4 基于自由延迟单元的计数法设计 30 3.3 FPGA-TDC 的详细设计 . 36 3.3.1 信号输入模块的设计 . 36 3.3.2 TDC 模块的设计 . 37 3.3.3 TDC 软件的设计 . 42 3.4 本章小结 . 44 第四章 皮秒分辨率 FPGA-TDC 验证与性能分析 . 45 4.1 皮秒分辨率的 FPGA-TDC 测试平台组成 . 45 4.2 皮秒分辨率的 FPGA-TDC 测试平台设计方案 . 48 4.3 皮秒分辨率的 FPGA-TDC 实测
16、结果 . 50 4.3.1 TDC 测量分辨率测试 . 50 4.3.2 TDC 线性度测试 . 51 4.3.3 TDC 系统误差分析 . 54 4.3.4 TDC 稳定度测试 . 54 4.3.5 TDC 系统死区时间分析 . 56 4.4 本章小结 . 57 第五章 总结与展望 . 59 5.1 总结 . 59 5.2 展望 . 59 致谢 . 61 参考文献 . 63 在读期间的研究成果 . 67 第一章 绪论 1 第一章 绪论 时间 数字转换 技术，又称时间数字转换器（ Time-to-Digital Converters, 简称TDC） 技术，是由多学科、多技术领域交叉形成的一门专
17、业技术 ，包含了物理、数学、电路、信号处理和检测技术等 内容。 TDC 技术 广泛的应用于时频测量、航空航天、卫星导航、雷达定位、 激光测距、核物理和粒子物理探测等领域，并且这些领域的先进水平 与时间间隔测量的精度密切相关 。因此 高分辨率 的 TDC 技术 ，尤其是皮秒量级 分辨率 的 TDC 技术 ， 具有重 要 的研究意义。 1.1 TDC 介绍 TDC 和模数转换器类似，不同的是模数转换器量化电压或电流，而 TDC 量化两个信号的上升沿之间的时间间隔 。 如图 1.1 所示 ， START 信号 上升沿 和 STOP信号 上升沿之间的 时间间隔 T 即为待测时间间隔。 TDC 完成的功
18、能 是 将待测时间间隔的大小以数字的方式输出。和 ADC 类似， 分辨率、测量误差、积分非线性误差、 微分非线性 误差以及 死区时 间 是 表 示 TDC 性能的主要技术指标。分辨率是指 TDC 所能分辨的最小时间变化量，即最小量化步长 ，图中所示的测量分辨率为PT ，测量结果为 PT nT 。测量误差是指 实 测时间间隔大小和待测时间间隔真实大小之间的差， 如 图中 所示的 12TT 。 死区时间指的是两次测量间的最小的时间。积分非线性 误差 和微分非线性 误差 一般通过密度 实 验 得到，用于反映 系统的测量稳定性。 TT 1T 2T Pn T PS T A R TS T O PC L K
19、图 1.1 TDC 功能 示意图 2 皮秒分辨率的 FPGA-TDC 技术研究 1.2 研究背景与意义 1.2.1 TDC 技术的主要应用 TDC 技术在国民经济与国防建设 中发挥着 重要的作用， 它 为科学研究和 工 程技术的发展提供了必不可少的时间坐标。高分辨率 TDC 在原子物理、高能物理实验、天文观测等基础研究领域和航空航天技术、卫星发射 与 定 位以及 电力传输等应用研究领域都有 着 普遍的应用 1-4。 在 应用研究 领域 中的 卫星 发射与 定位、 时间同步、激光测距、雷达测距 、超声波测距以及 通信网 同步 等应用中 ， TDC 都发挥着关键 作用 5。 雷达测距、激光测距和超
20、声波测距在航空 航 天 、 武器、冶金等方面都有着广泛应用。在航空航天领域 ，通过测量 发射波与反射波之间的时间间隔 来 对飞行器进行高度标定和导航，高精度的时间间隔测量，是 飞行器安全飞行 的保障之一 ； 在武器研究领域，精确的测量 武器 与 打击目标 之间的距离 是 实现 精确打击的 有力 基础，时间间 隔 测量 分辨率 的提高 ， 意味着 测距精确度 的提高 ，从而 有效 地 提高制导 和 引爆的精确度。 在电子测量领域 6， TDC 技术 同样发挥着不可或缺的作用。许多高精度的测试仪器，如 信号发生器、 示波器、 半导体器件测试仪 和 逻辑分析仪 等 ，其核心工作模块即是时间间隔测量
21、装置。半导体器件测试仪的 主要功能 是 对 半导体器件的延迟 特性 进行 测试， 随着半导体制作工艺的不断 成熟 与发展 ，只有高分辨率的TDC 装置 才能满足测试要求 ，准确的 反映 半导体器件的延迟特性 。 在科学实验 中的高能物理实验中， TDC 技术经常用于构造粒子飞行时间计数器 从而实现 粒子 飞行时间的测量 7。 粒子 飞行时间计数器的主要作用是测粒子的飞行时间， 并 与主漂移室的测量信息 相配 合推算 出 粒子的质量， 达到鉴别 带电粒子的 目的 。 在粒子飞行时间测量中， 时间间隔测量的分辨率 将直接影响 粒子鉴别的准确度 ，如果时间间隔测量的分辨率达不到要求，会直接导致粒子鉴
22、别失败 。 随着科学技术的不断发展和 TDC 技术的不断进步， TDC 技术的应用必将越来越广泛，对 TDC 分辨率的要求也将越来越高。因此，皮秒 分辨率 的 TDC 实现研究成为近几年的研究热点之一。 1.2.2 TDC 技术的研究背景 TDC 的实现方法很多， 根据是否需要模数转换过程 可以分为模拟与数字两大类。模拟方法被传统 TDC 所采用，需要模数转换过程， 典型的模拟方法有 时间间隔扩展法和时间 -幅度转换法。 数字方法则不需要模数转换过程，可以直接实现从时间 到数字的转换， 典型的数字方法有 直接计数法、插值法、 游标法、抽头延迟第一章 绪论 3 线法以及差分延迟线法 等 。 模拟
23、方法 由于 存在较长的转换时间 、 易受外界干扰、对温度敏感、设计复杂等问题很难在集成电路上实现 。 随着数字电路和芯片制造技术的发展，数字测量方法已经成为主流的 TDC实现 方法 ，越来越多的 TDC 基于数字 芯片 采用 数字方法 实现。 基于数字方法实现的 TDC 具有以下优势： 一、 高集成度。由于 TDC 电路可以与其它电路一起集成在一块芯片中，能够大大减少外围电路，节省空间。比如 可以 用片内集成的 数字时钟管理器 代替 片外的倍频器，节省了大量面积。 此外，计数器、校准电路、数据计算和计算机通信接口等其它辅助电路，都可以集成在一个芯片内。这样除了必要的接口电路外，由单 个芯 片就
24、可实现高精度的 TDC，提高了集成度，符合当前集成化的设计趋势 。 二、 全数字化测量。传统的高精度时间间隔测量技术采用模拟电子技术实现 ，而 基于数字方法 实现 的 TDC 采用 全 数字化测量技术，是国际上最近才发展的精密时间间隔测量技术，也符合当前电子技术数字化的发展方向。 三、高分辨率和高稳定度。随着 CMOS 工艺的不断发展，与模拟方法相比，数字化的方法可以提供更高的测量分辨率。另外由于数字的方法不 需要模数转换，所以 不容易受外界干扰，测量稳定度高。 数字化的 TDC 实现 技术主要有 专用集成电路（ Application Specific Integrated Circuit，
25、简称 ASIC）技术和现场可编程门阵列（ Field Programmable Gate Array, 简称 FPGA）技术。 ASIC 技术 常用于高能物理实验中，因为 高能物理实验具有高精度和规模大的特点，使用 ASIC 技术不仅可以 使电子学系统 的结构简化而且 能获得高 分辨率 8-10。 ASIC-TDC 技术 已经被 许多 大型的高能物理实验所采用 ， 例如HPTDC 是 CERN 的微电子组专门为高能物理实验开发的 TDC 芯片，并 已 成功用于多个高能物理实验室中 11,12。在商用专用集成电路方面，目前已有许多成熟的产品 。 如 Acam公司的 TDC-GP1 已经能够达到
26、125ps 的分辨率； TDC-F1 能够达到 60ps 的分辨率；而 TDC-GPX 能够达到 10ps 的分辨率。 但是 ASIC 芯片设计成本昂贵，开发周期长。另外由于 ASIC 芯片的电路是 预先定制好的，不能编程改变，因此 基于 ASIC 芯片实现 的 TDC 设计灵活性差，不利于系统升级和更新。 由于 ASIC-TDC 存在上面所述的问题， 近年 来 FPFA-TDC 逐渐成为 TDC 实现的研究热点 。使用可编程 FPGA 芯片，可以大大降低 系统 成本和设计风险，提高可靠性和开发效率，并且容易实现多通道的测量。 与 ASIC 芯片相比， FPGA芯片可以根据用户需要设计电路，为
27、用户提供较好的设计灵活性；另外利用 FPGA芯片实现的 TDC 可以降低开发成本，同时缩短开发周期。 随着 FPGA 制造工艺的不断发展， FPGA 芯片可以提供的延迟越来越精确，工作频率 越来越 高 ， TDC的分辨率也越来越高。 因此， 论 文对皮秒分辨率的 FPGA-TDC 技术进行研究具有重要的价值 。 4 皮秒分辨率的 FPGA-TDC 技术研究 1.3 国内外研究现状 国内外对 TDC 的研究已较为成熟，现阶段的研究集中于高分辨率 ASIC-TDC与 FPGA-TDC 的实现。在利用 ASIC 技术制作专用 TDC 芯片方面，目前已取得较好的研究成果。 J. P. Jansson
28、和 A. Mntyniemi 等人利用 CMOS 工艺制作了ASIC-TDC 芯片，并获得了 10ps 的测量分辨率 13。 Minjae Lee 和 Asad A. Abidi基于缓冲器游标延迟链的 ASIC-TDC，该系统具有 1.25ps 的分辨率 14。但是基于ASIC 芯片实现的 TDC，不仅设计成本高、开发周期长；而且使用专用 的定制电路，不具有设计灵活性。 随着半导体工业不断发展和成熟，可编程 FPGA、 CPLD 技术迅速发展，其中 FPGA 的发展尤为显著。 Xilinx、 Altera 以及 QuickLogic 等 公司的一些高端系列的 FPGA 芯片 的制造工艺 已经达
29、到了 ASIC 的工艺水平 ，给高分辨 FPGA-TDC的实现奠定了良好的基础 。 近几年， 国内外基于 FPGA 芯片实现 TDC 的研究 比较多 。 其中 绝大部分的 FPGA-TDC 都是基于延迟链实现的， 在 FPGA 芯片内部缓冲器、可编程逻辑单元、锁相环、触发器、进位逻辑单元等都可以用来构造延迟链实现时间数字转 换器。 比较典型的 FPGA-TDC 设计有以下几种。 Jozef Kalisz， Ryszard Szplet 等人 基于 QuickLogic 公司的 pASIC 系列 FPGA实现 的 时间间隔测量系统 15-16。 该 FPGA 芯片 基于 0.65 微米的 CMO
30、S 工艺，采用逆熔丝结构。 该方法 在 FPGA 内部构建 延迟线 对时间间隔信号进行延迟 ， 获得的 时间 测量分辨率是 100ps。 宋健 和 安琪等人 采用 FPGA 进位逻辑单元 实现了 时间数字转换器 17。 进位逻辑单元是 FPGA 芯片用于做快速加法运算的专用延迟单元，它的布线路径是定制好的，不会随着设 计的改变而改变。该设计在 Altera ACEX EP1K50TC144-1 FPGA和 Xilinx Virtex-II XC2V4000-6BF957 FPGA 芯片上实现。 EP1K50TC144-1 芯片上获得 的测量分辨率为 65.0ps， XC2V4000-6BF95
31、7 上 的测量分辨率为 46.2ps。 脉冲宽度压缩方法也是比较典型的一 种 FPGA-TDC 实现方法。 1993 年， T. E. Rahkonen 等人 利用 CMOS 逻辑门的上升沿过渡时间和下降沿过渡时间存在差异这一特性，提出了 一种基于 脉冲宽 度压缩 的 测时方法 18。 1995 年， R. R. Elvi 等人 提出了一种基于延迟锁定环的时间间隔测量 方法 19。在 延迟锁定环中，延迟单元是脉冲宽度可以压缩的延迟单元 ，脉冲宽度压缩的宽度可以设置 。通过 校准 可将脉冲宽度压缩的量值调整为设定的测时分辨率；通过监测被测脉冲消失之前 所经历的压缩次数可以 测量出脉冲宽度。台湾的
32、 P. Chen 对脉冲宽度压缩内插技术进行了较为全面的研究，通过对延迟单元延时非线性误差的补偿，保证了测时精度 20-26。 2010 年 Ryszard Szplet 和 Kamil Klepacki 对脉冲压缩方法进行了改进并第一章 绪论 5 在 Xilinx Spantan-3 FPGA 芯片上实现，获得的时间测量分辨率为 42ps， 测量不稳定度低于 56ps27。 目前具有较高分辨率的 TDC 大都是基于 ASIC 芯片实现的。基于 FPGA 芯片实现的 TDC 受布局布线延迟的影响，测量分辨率很难优于 50ps。 因此在 FPGA芯片上实现优于 50ps 测量分辨率的 TDC 具
33、有重要 的研究意义。 论文 对多种 TDC实现方法进行分析和比较之后，提出了一种新的 FPGA-TDC 实现方法 。 该方法 是一种改进的计数器法， 利用 FPGA 内部的逻辑单元构造多个自由延迟单元 来实现，该方法 具有 优于 50 皮秒 的测量分辨率。 论文 实现 的 FPGA-TDC 实现结构新颖简单，测量分辨率高，具有很大的实用价值。 1.4 论文结构 论文一共分为五章，各章内容如下 ： 第一章 绪论 。首先简单介绍 论文研究 内容 ，然后介绍 论文 研究背景和研究意义。而后介绍国内外发展 现状， 并 介绍 了 几种 典型的 TDC 设计， 最后介绍论文的结构。 第二章 TDC 技术基
34、本原理 。 首先 介绍 基于 模拟电路的 TDC 实现方法 和 基于数字电路的 TDC 实现方法 。 然后 针对在 ASIC 和 FPGA 芯片 上实现的 TDC 进行介绍， 并 分析对比 它们的 优缺点。 第三章 皮秒 分辨率 FPGA-TDC 方案 设计 与实现 。 首先 简要 介绍 FPGA 芯片结构、设计流程以及开发工具， 然后 介绍 FPGA-TDC 的方案设计 与具体实现 。 根据基于严格延迟链的改进计数法的原理提出了基于自由延迟单元的计数法，并对该方法在不同情况下的设计进行分析 和对比 ，确定 最优 设计。 最后 介绍基于 论文 提出方法的 FPGA-TDC 的具体 设计与 实现
35、 ， 并 按照设计结构依次对时间间隔输入模块， TDC 模块和 TDC 软件的设计 与实现 进行详细介绍。 第四章 皮秒 分辨率 FPGA-TDC 验证 与性能分析 。 首先对实现平台进 行简要介绍。然后输入待测时间间隔进行测量，计算出平均测量分辨率 和 测量误差 ， 继而进行密度实验，测试 系统的积分非线性 误差 和微分非线性 误差 ， 最 后分析系统的测量误差和 标准方差 ，并对系统误差进行有效的补偿和校准。 第五章 总结与展望 。针对上文的分析，对论文的 设计做出总结，探讨下一步的改进和应用， 并 提出了几个主要的改进方向，包括克服系统的非线性 的 测量和校准 ，进一步提高系统的分辨率
36、以及降低参考时钟的抖动 误差和闸门信号产生模块的误差等 ， 最 后对这种方法的 应用 前景作展望。 6 皮秒分辨率的 FPGA-TDC 技术研究 第二章 TDC 技术基本原理 7 第二章 TDC 技术 基本原理 现代意义上的时间数字转换器始于真空管时代，几十年来其测量方法不断改进发展，从最初 的时间扩展法，到现在的直接计数法、游标法、抽头延迟线法等。按照实现技术，时间数字转换器的实现方法可以分为模拟和数字两大类。模拟方法被传统 TDC 所采用，需要模数转换过程， 如 时间间隔扩展法和时间 -幅度转换法。数字方法 则 不需要模数转换过程，可以实现从时间到数字的直接转换，如直接计数法、抽头延迟线法
37、、游标法、差分延迟线法等。 2.1 模拟 TDC 实现方法简介 模拟的 TDC 实现方法是早期的时间间隔测量方法，需要模数转换过程。典型的模拟 TDC 实现方法是时间扩展法和时间 -幅度转换法。模拟的 TDC 实现方法为TDC 技术的不断发 展进步奠定了理论基础，后续的很多发展都是在其基础上改进实现的。下面简单介绍时间扩展法和时间 -幅度转换法的测量原理。 2.1.1 时间扩展法 时间扩展法早 在真空管时代 已 被广泛的应用 ，传统的时间扩展法的测量原理如图 2.1 所示 。 基于时间扩展法实现的 TDC 实际上 是一个电压 放大器， 因此基于时间扩展法实现的 TDC 又叫做时间放大器 28。
38、当 二极管 D 工作在 稳定状态时，电流 21II 。在测量待测时间间隔 T 的过程中，电容 C 先通过一个固定的电流12II 进行 充电，然后以一个小的多的电流 2I 来 放电 。时间扩展的参数 K 的 定义如式 (2-1)所示。 因此放电时间 rT 被扩展为 rT T K 。 rTT 被一个快速比较器检测并且通过一个简单的计数器进行计数。计数器提供的有效分辨率为01 / ( 1)LSB T K，其中 0T 为计数器的一个计数周期。根据时间扩展法的测量原理，在忽略量化误差和线性误差的情况下，当计数器的计数值为 n 时，待测时间间隔的长度为 如式 (2-2)所示。 1 2 2( ) /K I
39、I I 式 (2-1) 0 / ( 1)T nT K 式 (2-2) 时间扩展法的一个 明显 的 缺点是转换时间过长， 等 于 待测时间间隔 T 和时间扩展参数 K 的乘积， 增大了 TDC 的 死区时间，从而 限制了测量的最大频率。 时间扩展法的 另外一个缺点是 非线性难以控制。 这主要 由于 时间扩展法方法利用 电容充放电 原理 进行测量 ，电容充放电为 模拟过程 ， 模拟过程难以避免的 存在非线性 ； 而且也难以实现 具有理想特性的恒流源 ，实际 应用中的 恒流电路会 到 受电压8 皮秒分辨率的 FPGA-TDC 技术研究 变化和 温度变化 等环境 因素的影响，所以非线性不易控制。 另外
40、，基于时间扩展法的 TDC 受模拟器件的影响 难以在芯片内部集 成。 因此 基于 时间扩展法实现的TDC 的 测量 分辨率 难以保证 ，且转换时间长、集成度差 。 T + T rTCDI 1I 2+ U A A- U B BU CTT r快 速 比 较 器图 2.1 时间扩展法的测量原理 2.1.2 时间幅度转换法 I 1+ U A AA / D 转 换 器数 据输 出TTA / D 转 换 时 间复 位复 位T R图 2.2 时间 -幅度转换法的 测量 原理 时间 -幅度转换法是另外一种典型的模拟 TDC 实现方法，它是时间扩展法的一种改进方法 ，它 解决了时间 扩展法转换时间过长、非线性难
41、以控制的 问题 29,30。时间 -幅度转换法的测量原理如图 2.2 所示。 时间 -幅度转换法首先 通过 恒定电流 源对电容进行充电将 待测 时间间隔转换为电压，然后 该 电压通过 模数 转换器转换为数字形式。 待 模数 转换完成 后 再对电容进行放电以减小 死区时， 因此 模数 转换的时间即为 时间 -幅度转换方法的转换时间。 对比 图 2.2 和图 2.1 可以看出，与时间间隔扩展法不同，时间 -幅度转换法 使用模数转换过程代替了放电过程。因此，图2.2 中使用高速 A/D 转换器加复位电路代替了图 2.1 中的放电电流源。相对于放电第二章 TDC 技术基本原理 9 时间而言，模数转换过
42、程需要的时间要短的多，因为 A/D 转换过程所需时间与电容的充电时间 T 比较接近 31，而时间扩展法中电容的放电时间 则远远大于待测时间间隔 T。因此时间 -幅度扩展法的转换时间 相 比时间扩展法缩短了很多。 而且 由于时间 -幅度转换法的 电路少了一个放电过程， 在 降低了 电路的 非线性 同时 提高 了测量 精度 。 时间 -幅度转换法已成功 用于许多设计中 ，例如 商业时间数字计数器 斯坦福SR620。 SR620 采用时间 -幅度转换 法实现了 时间数字计数器并且获得了 高达 25ps的 测量 分辨率。 利用先进的 现代高速 高分辨率专用 A/D 转换 芯片 ，可以得到 更 高的分辨
43、率 。 但是，时间 -幅度转换法仍然存在模拟过程，依然会受到温度、电压变化等环境因素的影响， 因此 测量 精度不够 稳定。 2.2 数字 TDC 实现方法简介 由于模拟方法很难在集成电路上实现，不适合现在数字化 、 集成化的发展趋势。随着半导体技术和数字电路技术的 不断进步 ，数字方法成为主 流的时间数字转换器实现方法。这不仅因为模拟方法对温度比较 敏感，还因为它们需要比较长的转换时间， 并且 容易受 电流电压 扰动 的 影响，难以集成。因此在芯片上集成TDC，不管是以 FPGA 还是 ASIC 技术实现，一般都采用数字方法。 2.2.1 基于直接计数 法 的 TDC 直接计数法是一种最基本的
44、 TDC 实现方法，其优点是测量原理和测量电路简单、测量范围大、全数字化、易于集成。 直接计数法是基于脉冲的一种测量方法，因此 又称为脉冲计数法。 直接 计数法中的脉冲是指参考时钟信号，参考时钟信号是直接计数法测时的时间基准。直接计数法的测量原理是 用 时基信号去填充被测时间间隔，通过计数时基信号的脉冲来量化被测时间间隔 32。具体工作原理 和测量误差分析如 图 2.3 所示。在图 2.3 中， T 为被测时间间隔， 0T 为参考时钟信号的周期，对应的频率为 001/fT 。 在待测时间间隔 的上升沿启动计数器，在待测时间间隔的下降沿停止计数器，假设获得的计数值为 M， 1T ， 2T 分别为
45、待测脉冲上升沿和下降沿与下一个参考时钟上升沿之间的时间间隔，则待测时间间隔 T 为 ： 0 1 2()T M T T T 式 (2-3) 但是计数器得到的是计数脉冲个数 M，因此按 照直接计数法的测量原理 ， 其测量的时间间隔为 ： 0T M T 式 (2-4) 10 皮秒分辨率的 FPGA-TDC 技术研究 由式 (2-3)和 式 (2-4)可得直接计数法的测量误差为 12T T T ， T 大小不确定，其最大值为一个参考信号时钟周期 0T 。如图 2.3(b)所示，待测时间间隔的宽度 为 04.4TT ，实测值为 05pTT ，则测量误差为 00.6pT T T ；图 2.3(c)中的待测
46、时间间隔的宽度为 03.6TT ，实测值为 03pTT ，则测量误差为 00.6pT T T 。由计数法的测量原理和图 2.3(b)和图 2.3(c)所示可知， 误差产生的原因是待测时间间隔的上升沿和下降沿与参考时钟信号的上升沿的不一致。 TT 0 CTR CTRE NC PRT = 4 . 4 T 0T p = 5 T 0T = 3 . 6 T 0T p = 3 T 0测 量 误 差 = T p - T = 0 . 6 T 0测 量 误 差 = T p - T = - 0 . 6 T 0C PC PQ 0Q 1计 数 器 输 出二 进 制 计 数 器( a )( b )( c ) 1 T 1
47、T 2图 2.3 直接计数法的测量 原理和测量误差 基于 直接计数 法的 TDC 的测量分辨率和测量精度由参考时钟信号的频率和其 频率 稳定度决定。在高速电路中 ， 参考信号 的 时钟频率可以达到 GHz，从而可以获得纳秒量级的测量分辨率。 虽然 提高参考时钟信号的频率可 以提高测量分辨率，但是如果参考时钟信号的频率过高 ( 10GHz)， 会引入很大的 时钟 抖动，从而增大测量误差。因此 基于 直接计数 法的 TDC 很难 获得皮秒量级的测量分辨率，目前此方法广泛的用于时间间隔测量系统的粗测部分。 第二章 TDC 技术基本原理 11 2.2.2 基于游标法的 TDC S T A R TS T
48、 O P边 沿 重 合（ a ）（ b ）图 2.4 基于游标法 的 TDC 的测量 电路和测量 原理 游标法 由于工作原理和游标卡尺类似而得名 ， 实际上游标法也是一种时间间隔放大技术 ，其 测量 电路和 测量 原理如图 2.4 所示 。基于游标法 的 TDC 的 测量 原理是 产生 两个周期相差很小的时钟 信号 ， 并 利用这两个 时钟信号一个 周期 的 时间差作为时间测量的基本单位 。如图 2.4(a)所示， 游标法依靠两个 振荡器来实现 ，在待测 时间间隔的开始时刻 (START信号的上升沿 )启动 一个周期为 1T 的振荡器 1，然后在待测 时间间隔的结束时刻 (STOP 信号的 上升沿 )启动 周期为 2T 的振荡器 2，而且 振荡 器的周期需要满足 12TT 。 继而 利用计数器 对两个振荡器 的输出信号 分别 进行 计数，直到 检测到 两个振荡器输出 信号 的 上升 沿 重合 ，如图 2.4(b)所示 。待相位重合时，对应于 周期为 1T 的振荡器 的 计数 代表 的时间和 对应于 周期为 2T 的振荡器 的 计数 代表的时间之差就是待 测的时间间隔信号 的大小 。 根据游标法的测量原理可得 ，待测时间
