分享
分享赚钱 收藏 举报 版权申诉 / 50

类型电子设计教程4.ppt

  • 上传人:hskm5268
  • 文档编号:5392242
  • 上传时间:2019-02-27
  • 格式:PPT
  • 页数:50
  • 大小:659KB
  • 配套讲稿:

    如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。

    特殊限制:

    部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。

    关 键  词:
    电子设计教程4.ppt
    资源描述:

    1、电子设计教程,第4章 典型应用技术,第4章 典型应用技术,在设计系统时,有许多常用的典型技术,像频率合成技术、测频、测相技术等,这类技术不同于常用的模拟电路,通常是利用数字方法实现的,因此可以通过单片机或FPGA等系统核心来控制,且精度较高。 本章对电子设计中最为典型的几种应用技术作一简单介绍,具体实现还需要实践的探索。,4.1 频率合成与DDS,电子设计实验中常常需要用到的激励源信号通常都由信号发生器提供,但在某些情况下,实验要求的信号为低频或扫频信号,或对特定信号的稳定性有很高的要求,此时就需要在系统中自行设计功能模块实现既定信号的输出。,4.1.1 信号产生方案与原理,常用激励源信号为正

    2、弦信号,也可先产生正弦信号,通过对正弦信号处理得到方波或三角波信号。 正弦信号的产生的方案有:单片函数发生器 ;数字锁相环(PLL)频率合成技术 ;直接数字频率合成技术 (DDS),各种方案比较,(1).单片函数发生器。利用单片函数发生器配合外部分立元件输出频率,通过调整外部元件可改变输出频率,但外接的电阻电容对参数影响很大,因而产生的频率稳定度较差、精度低、抗干扰能力低,通常不使用此方案。 (2).数字锁相环(PLL)频率合成技术,基本原理框图如下图所示。,各种方案比较,通过改变程序分频器的分频比可改变压控振荡器的输出频率,从而获得大量可供利用的频率稳定度等同于参考频率的频率点。基于锁相环的

    3、窄带跟踪特性,可以很好的选择所需频率信号,抑制杂散分量,锁相式频率合成得到所需频率的方波以后,经过截止频率动态可控的低通滤波器就可以得到正弦波。 但由于锁相环本身是一个惰性环节,锁定时间长,故频率转换时间长,同时频率受VCO可变频率范围的影响,频带不能做的很宽。,各种方案比较,(3).直接数字频率合成技术(Direct Digital Frequency Synthesis简称DDFS或DDS)。DDS以Nyquist时域采样定理为基础,在时域中进行频率合成,基本原理框图如右图所示。,各种方案比较,DDS的基本工作原理是:每个参考频率上升沿到来时,相位累加器的值便按照频率控制字K的长度增加一次

    4、,所得的相位值被输出至正弦查找表,查找表将相位信息转化为相应的正弦幅度值,再经过数模转换器得到相应的阶梯波,最后经过低通滤波器对阶梯波进行平滑,得到连续变化的模拟输出波形。,各种方案比较,理论上只要累加器的位数足够多,就可以实现任意小的频率步进。频率分辨率很高,离散输出已十分接近连续变化。对相位累加器预置累加初值可以很方便地实现精密相位调节。DDS技术最明显的不足是ROM容量限制带来相位截断噪声。 DDS与锁相环方案的优点均为覆盖频率范围大,精度高,控制性好且容易实现 。故通常情况下多采用DDS方案。,4.1.2 DDS理论设计,DDS主要由参考频率源、相位累加器、正弦波采样点存储RAM、数模

    5、转换器及低通滤波器构成。其中的相位累加器、正弦波采样点存储RAM和可预置分频电路等数字处理部分通常通过硬件描述语言Verilog HDL在CPLD或FPGA内设置逻辑电路来实现。,4.1.2 DDS理论设计,设参考频率源频率为,采用计数容量为的相位累加器(为相位累加器的位数),频率控制字为,则 DDS系统输出信号的频率为,频率分辨率为。 若选取晶振频率为40MHz,频率控制字为24位,相位累加器的位数为31位,此时的DDS模块逻辑框图如图4-3所示,这样的理论输出频率范围为0.02Hz312KHz,步进为。,DDS实现框图,4.1.3 DDS实现,单片机送24位的频率控制字到FPGA中,与上一

    6、个31位的地址送入相位累加器累加,得到新的相位地址,送入地址寄存器中寄存。时钟脉冲触发时到波形存储器中取波形数据,最后送入DAC中进行D/A转换,低通滤波后就能得到所需的对应于所设定的频率控制字的一定频率的正弦波形。 如果存储器中存储的不是正弦波表,而是方波或三角波等其他周期波的波形表,采用DDS产生的就是相应的周期波形。,4.2 等精度频率计的实现,频率测量:通常是对方波信号进行沿判断或电平判断,对相应的方波脉冲进行计数而进行频率计量。 特点:精度高。 频率测量运用:计量频率、测电压、测容值、测感值等。通过转换电路将所需测量的量转换为频率,从而通过测频来提高测量精度的。 关注焦点:如何提高频

    7、率测量的精度。,4.2.1 频率测量方案,方案一:直接测频法。 利用频率测量的定义,在确定的闸门时间内,利用计数器记录待测信号通过的周期数,从而计算出待测信号的频率。特点:对低频信号测量的精度很低,较适合于高频信号的测量。,方案二:测周法 以待测信号为门限,用计数器记录在此门限内的高频标准时钟脉冲数,从而确定待测信号的频率。特点:当选定高频时钟脉冲而被测信号频率较低时可以获得很高的精度,而被测信号频率过高时由于测量时间不够会有精度不够的问题,适用于低频信号的测量。,方案三:相关计数测频法(等精度测频法) 和测周法很相似,不同的是测周法测量时间为被测信号的一个周期,不是固定值,测较高频率时测量时

    8、间过短,造成精度不够;而等精度测量法的测量时间并不是被测信号的一个周期,而是人为设定的一段时间。闸门的开启和闭合由被测信号的上升沿来控制。特点:测量精度与被测信号频率无关,因而可以保证在整个测量频段内的测量精度保持不变。,相关计数法同时使用两个计数器分别对待测信号频率 和频标信号频率 在设定的精确门内进行计数,精确门与预置门门限时间相同,的上升沿触发精确门。用两个计数器在精确门内对 和 分别计数,若两个计数器的计数值分别为M和N,则待测信号的频率为:,区别:和直接测量法不同的是,计数器真正开始计数的时刻不是预置闸门的开始时刻,而是预置闸门打开后被测信号的第一个上升沿所触发的精确门的开始时刻。这

    9、样计数器A对待测脉冲计数,计数是由待测信号上升沿控制,计数值M为整数,不存在计数误差。计数器B对频标信号计数,由于精确门的启闭时刻对频标信号来说是随机的,N为非整数,故会存在的误差。另外,频标信号由晶振提供,而晶体振荡器有很高的稳定度,误差较小。注意点:若测量的低频段信号频率低于预置门频率时,如果还采用相关计数法,在精确门内就无法计数了,最终的测量精度会受到限制。,相关计数测频法可在CPLD或FPGA内部下图所示的逻辑框图实现:,4.2.2 相关计数测频法的实现,4.2.3 宽带高精度测频的实现,宽带测频:可综合考虑采用测周法与相关计数法相结合的方案。具体实现:将测量量程分为两部分,10KHz

    10、以上的高频测量采用相关计数法,10KHz以下的低频测量采用测周法。系统设计时根据信号的频率范围来自动选择测量方法,并根据不同频率自动改变周期扩展倍数,这样可以大大提高精度要求。,高频测量实现:采用相关计数法,单片机在测频时提供2Hz的预置门控信号,被触发后用于计数的精确门。同时,控制FPGA的各种控制信号实现计数器的清零、计数和输出。在FPGA内部形成24位的计数器,实现在精确门内对待测信号和频标信号分别计数,并送出24位的计数值给单片机处理。单片机从FPGA读计数值时在三位控制端conr的控制下分时读出24位计数值低八位、中八位和高八位。另外由单片机控制计数器清零端和读数输出选择端。FPGA

    11、内部实现异步清零,只要清零端为低电平,即对计数器清零。读数控制端为低电平有效,读数控制端有效时将24位的计数值送单片机处理计算频率。,高频测量的范围:,由于使用24位的计数器,所以计数最大值为 ,而预置门的门限为0.25s,频标信号 取40MHz的晶振,所以对于相关计数法,可测的最高频率为,低频测量实现:采用测周期的方法,为实现更低频的精确测量,对低频段的测周也分为两个区段,10Hz10KHz采用40MHz的晶振作为频标信号,而对于10Hz以下的超低频信号测周时,将40MHz的晶振分频得到的40KHz信号作为频标信号。所以对于测周法实现的低频段测量,可测的最低频率为,宽带测频总结:1、根据以上

    12、理论分析,频率测量范围为 远远超过一般信号发生器的输出频率范围,按此方案制作的成品的实际测量精度也完全符合要求,实现了宽带高精度的频率测量。2、用测周方法测量信号频率时,由于是将待测信号改变为门控信号,故还可以通过高电平有效时间内的频标信号计数值与整个周期内的频标信号计数值计算出待测信号的占空比,在电子设计中有很多问题也可以通过转换为测量有关信号的占空比来实现。,4.3 相位测量技术,哪些情况需要进行相位测量?数字示波器 功率调节 网络的线性度分析 伺服电机的调速系统,相位测量的方法,波形分析法相位电压转换法计数法,4.3.1 波形分析法,采用两片高速A/D转换芯片同时对输入的两路信号进行等时

    13、间间隔采样并将采样结果分别存储,然后对所测信号的波形数据进行分析。 扫描存储在RAM中的波形数据,查找两部分数据的最大值或最小值,计算两片A/D转换器采集两部分波形数据的最大值或最小值的时间间隔,则信号的相位差为:其中, 为两路信号相临极值的时间间隔, 为信号周期。,波形分析法特点:,需要用软件对大量的波形数据进行处理才能达到较高的精度,且采集时间间隔难以精确控制,如果要准确的捕捉到信号的极值,要求每个信号周期内有足够多的采样点对波形进行细分。因此,此方法主要适用于精度要求不是很高的情况,或者是数字存储示波器中。,4.3.2 相位电压转换法,相位电压转换法的思想是通过将相位量转换为电压量来测量

    14、,但具体实现有两种方式: (1)采样法(也称为低通滤波法)。,具体实现:将待测的两路信号分别经电压比较器整形为方波信号,然后送至鉴相器鉴相,将相位转换为电压,电压的直流成分反映了两路信号的相位差。因此将输出的电压经低通滤波器取出直流成分,送A/D进行数据采样,就能计算出两路信号的相位差。 特点:这种方法操作简单,并可以测频率较高信号的相位差,但由于存在滤波环节,精确度不是很高,测量速度也不是很好。,(2)积分法。 具体实现:为了消除低通滤波器引入的误差,将采样法作适当改进:将异或鉴相器的输出异或脉冲送至积分器积分,当积分电压达到设定值时,再通过另一回路放电,并测量充电、放电的时间t1、t2。被

    15、测信号的相位差越大,鉴相器的异或脉冲越宽,充电时间t1越短,即相位差与充电时间成反比。而由于设定的放电电压与放电回路是确定的,故t2为恒定值。特点:这种方法的测量精度较高,且与被测信号的频率关系不大,可以测量高频信号间的相位差,但这种方法对积分电路和放电电路的要求较高。,4.3.3 计数法,基本思想:将相位量转换为数字脉冲量,然后对数字脉冲进行测量而得到相位差值。特点:应用比较广泛,精度较高,电路形式也相对比较简单,实现起来比较容易。,将待测信号经过限幅放大后,分别经过过零比较器,对输出的方波进行异或操作,所得脉冲的占空比便能反映相位差的大小(如右图所示),直接利用基准源脉冲测量即可。测量异或

    16、脉冲周期为T与高电平时间为Th内的基准源脉冲数分别为Nx和Np,则信号相位差为:,缺陷:这种方法的计数闸门时间为被测信号的单个脉冲周期T,当输入信号频率较高而相位差又非常小时,异或脉冲会非常窄,Nx、Np数值相对较小,误差相对较大。,改进:采用多周期同步计数法,对输入信号周期进行填充式脉冲计数。具体做法:利用D触发器产生一个宽度为整数个被测信号周期的同步闸门信号,将同步闸门信号和时钟脉冲信号相与后送入计数器1进行记数,计数值为N1,将同步闸门信号、鉴相脉冲和时钟脉冲三者相与后送入记数器2进行记数,计数值为N2,则相位差为:,误差来源:1、记数误差。计数器存在的误差,这个误差是方案本身存在的,无

    17、法消除,采用改进后的计数方案虽无法消除误差,但可减小误差的影响。2、前级处理引入的误差。采用计数法测相前需要对输入的两路信号进行限幅放大、电平转换等处理,由于难以保证处理两路信号的电路线形度完全一致,因此会引入误差。另外在电平转换时,比较器会影响转换的方波上升沿或下降沿不稳定,影响计数结果。3、噪声及所选器件。,4.3.4 相位测量的实现,相位测量的前三种方案侧重于电路处理,对电路的性能要求较高,涉及的计算在单片机中即可实现,最后的计数方案设计到闸门的设置、脉冲间的运算、计数等问题,在CPLD或FPGA内部实现可增加系统的灵活性和测量精确度。,为减小计数误差,采用D触发器控制模块产生多周期闸门

    18、信号。当gate为1时,待测信号上升沿到来时闸门Q才为1,并让计数脉冲通过,这样就在Q端得到与待测信号上升沿严格同步的多周期同步闸门信号。,相位判别问题:被测信号是比标准信号相位超前还是滞后。由于相差在0180度之间和360180度之间是对称的,异或后的计数值是相同的,故需加上一极性判别电路。,相位的极性判决电路可由D触发器实现,电路如右图所示,当fx1超前fx2时,Out输出为高电平;反之输出为低电平,由此可判别相差的极性。,4.4 峰值、有效值测量的数字实现,4.4.1 数字法实现峰值测量原理数字法测量峰值的基本思路是将信号的瞬时幅值经A/D采样送入FPGA,在信号周期内对输入信号的采样值

    19、进行大小比较,从而得出信号的峰值或者峰峰值。,FPGA内部设置两个暂存器,分别存储目前测到的最大值和最小值,下一个信号被采集进来以后,分别和这两个暂存器里面的数据相比较,若大于原来存储的最大值,则用这个值覆盖原最大值;若小于最小值,则用这个值覆盖原最小值;若介于最大值与最小值之间,则丢弃该值,等待下一个采样值的来临。每个信号周期结束时,暂存器1和暂存器2的差值就是峰峰值。,4.4.2 数字法实现有效值测量原理,测量原理基于公式 此公式针对连续信号,数字处理均针对离散的数字信号,将有效值公式转换为:被测信号瞬时幅值经A/D转换为数字信号后送入FPGA,利用FPGA内部资源依据此公式计算平均值。,

    20、在FPGA内部,对A/D采样的幅值进行平方,然后送入累加器累加,累加的结果开方后,在每个计算周期完成时读数。读数通过取高位、丢弃低4位来实现除法运算。,4.4.3 峰值/有效值测量小结,1、对于规则波形,像正弦波,在测量其峰值或者有效值时可以测量其中任何一个,然后用其峰值和有效值之间的比例关系转换。2、对于不规则波形,测量峰值就要用峰值的测量方法,测量有效值就要用有效值的测量方法。 3、具体应选择哪种方法,要对信号和系统进行仔细分析,根据信号的不同特点、不同的测量环境和测量要求来选择恰当的方法才能达到最佳测量效果。,4.5 交流功率控制技术,在温度控制、风扇的转速控制、日光灯节能控制等控制型系

    21、统中,常常需要对交流市电进行调节,以达到功率控制、节能等方面的效果。交流功率控制技术和实际生活中的应用联系非常紧密。两种方法:调功法 和 调相法,4.5.1 调功法,简而言之,调功法就是通过控制交流电的通断来达到控制功率的目的。交流市电的频率为50Hz,也就是说1秒内有50个周期的正弦波通过。以正弦波的半波为单位,通过控制单位时间内通过的半波数来控制功率。显然,通过的半波数越多则输出的功率越大,功率与单位时间内通过的半波数成正比。交流电通断的控制可以通过控制继电器或者可控硅的通断来实现,这样便实现了以弱电控制强电的功率。,缺点:主要在于控制的最小时间单位为半个波长周期,也即通过或阻断功率的最小

    22、时间间隔为半个波长周期,控制精度比较有限,对于需要精确控制或对控制时间要求比较高的系统并不适用。但由于调功法的电路形式简单、容易实现等特点,控制精度要求不是很高的系统较常使用此法。,4.5.2 调相法,调相法实际上就是斩波技术。斩波是电力电子控制中的一种变流技术,其实质是直流控制的脉宽调制,是强电的数字控制,斩波器对功率的控制是通过改变电压或者电流平均值实现的。 根据控制对象不同,斩波可分为电压斩波和电流斩波。 斩波法通常通过控制可控硅的导通角,来控制导通时加在功率器上的电压幅值,从而实现对功率器的精确且均匀的控制。,要实现调相控制功率,必须随时获取并记录220V电源的相角,从而方便准确的控制导通时刻。 然后将半个周期的交流电分为N等份,交流信号的1/N既为调相的步长,又为内部计时器的计数单位。每次计数在过零点开始,当计数输出量与输入数字控制量相同时产生触发脉冲使可控硅开始导通。通过改变输入数字控制量的大小即可改变导通的相角,实现对功率器上所加电压幅值大小的控制。 调相法精确到每一个加载的220V正弦信号的导通部分,因而调节精度非常高,并能对功率实现从微小到最大功率的平滑调节。,

    展开阅读全文
    提示  道客多多所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
    关于本文
    本文标题:电子设计教程4.ppt
    链接地址:https://www.docduoduo.com/p-5392242.html
    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们

    道客多多用户QQ群:832276834  微博官方号:道客多多官方   知乎号:道客多多

    Copyright© 2025 道客多多 docduoduo.com 网站版权所有世界地图

    经营许可证编号:粤ICP备2021046453号    营业执照商标

    1.png 2.png 3.png 4.png 5.png 6.png 7.png 8.png 9.png 10.png



    收起
    展开