1、 西南科技大学本科生毕业论文 ICCD 芯片的静电防护设计摘要：CCD 芯片 TCD1208AP 由半导体工艺制成，所以存在着静电防护的问题，静电是造成产品失效的首要因素。本论文对 CCD 芯片 TCD1208AP 片上人体模型的静电防护做了一些研究，以消除人体模型的静电对其的破坏。本论文着重从理论上解决了 OD 与 SS 之间传统侦测电路的一个共同的缺点：热插播事件和 ESD(静电泄放)的快速瞬变都会使 NMOS 管导通。在完成各个管脚的 ESD 保护电路的版图设计时，主要介绍了自己的布局布线技巧。另外研究了 ESD 保护电路对 CCD 高频时钟脉冲信号输入时所产生的 RC 延时，首先建立
2、ESD 保护电路的理想等效电路，建立 CCD 芯片加载 ESD 保护电路后产生RC 延时的数学模型，然后用数学软件 MATLAB 计算出了 ESD 保护电路对高频信号所产生的 RC 延时,根据设计要求这个延时不能超过 20 纳秒。关键词 ： CCD 芯片静电防护设计 I/O 延时数学模型的建立西南科技大学本科生毕业论文 IIThe Electrostatic Protection Design of The CCD ChipABSTRACT：CCD chip TCD1208AP is made by the semiconductor technology, therefore electro
3、static protection problem exists on this chip. Static electricity is the primary cause of failure of the product, This paper studies HBM Electrostatic protection design on the CCD chip TCD1208AP, some design has been carried out to eliminate the static electricity damage to the CCD chip TCD1208AP.Th
4、is paper primarily solves the problem of traditional detection circuits between the OD and SS in a theory level: the power-on and the fast transient of ESD(Electro-Static discharge ) will both turn the NMOS on. In addition this paper also carries out the layout design of the ESD protection circuit f
5、or each pin, and introduces the layout design skills. We also focuses on studying the delay of ESD protection circuit under CCD high-frequency signals input. Firstly, we completed the establishment of equivalent circuit . then establishing the mathematical model of the RC delay when the CCD chip ESD
6、 protection is loaded on it . lastly, calculating the RC delay by using mathematical software MATLAB. According to the design requirements, this delay can not be more than 20 ns.Key Words: CCD chip electrostatic protection design the establishment of the mathematical model of I/O delay西南科技大学本科生毕业论文
7、III目录第 1 章 绪言11.1 研究背景及意义.11.2 国内外的研究现状.11.3 本论文研究的问题.2第 2 章 CCD 芯片 TCD1208AP 的原理.32.1 TCD1208AP 的管脚介绍. 32.1.1 和 的功能介绍. 1242.1.2 SH 管脚的功能介绍 52.1.3 RS 管脚的功能介绍. 52.1.4 OS 和 DOS 管脚的功能介绍62.1.5 OD 和 SS 以及 NC 管脚的功能介绍 62.2 TCD1208AP 的技术指标. 72.3 TCD1208AP 的面积参数. 82.4 本章小结.9第 3 章 CCD 芯片 TCD1208AP 的静电防护设计 93.
8、1 静电防护的方法 . 93.1.1 静电的产生. 93.1.2 静电保护的原理. 93.1.3 片上 ESD 单元设计的几种方法 113.2 片上 ESD 保护电路的设计123.2.1 CCD 芯片 ESD 保护电路的设计考量 123.2.2 、 、 SH、RS 管脚保护电路的设计.12西南科技大学本科生毕业论文 IV.123.2.3 SS 与 OD 以及 NC 管脚的 ESD 侦测保护电路的设计 133.2.4 DOS 和 OS 的 ESD 保护电路的设计.223.3 ESD 保护电路的版图设计. 233.3.1 片上 ESD 电路的制造流程233.3.2 ESD 基础器件的版图介绍 23
9、3.3.3 CCD 芯片各个管脚的 ESD 电路的版图设计.293.4 本章小结32第 4 章 寄生参数的提取及分析.334.1 ESD 等效 RC 滤波电路的建立.334.1.1 PN 结电容介绍. 334.1.2 PN 节势垒电容的计算334.1.3 ESD 等效电路的建立 . 344.2 RC 延时的估算 37 4.2.1 ESD 电路产生的 RC 延时公式的推导 374.2.2 ESD 电路版图寄生参数的提取和计算 394.3 CCD 全芯片 ESD 保护的版图设计. 404.4 ESD 保护电路版图的验证 .424.4.1 版图的设计规则验证.424.4.2 版图的 LVS 验证.4
10、2西南科技大学本科生毕业论文 V4.5 本章小结. 43总结. 47 致谢. 48参考文献. .49西南科技大学本科生毕业论文 1第一章 绪 言1.1 研究背景及意义静电泄放有四种类型：人体放电模式、机器放电模式、器件充电模式、电场感应模式，本论文探讨的是人体放电模型，以下所提到的静电都是人体模型，其安全值取的是 4000V。它广泛存在于我们日常的生活之中，在芯片的制造、运输和使用过程中芯片的内外会积累一定的电荷，这些电荷会瞬间进入芯片内部，超过 的电子元件是由 ESD 引起的，很多 IC 设计公司已经把静电防护%37上升到战略的高度。当我们的人体或者其它的物体触碰到光电集成器件 CCD 芯片
11、 TCD1208AP 的管脚时就会产生 ESD 现象，TCD1208AP 的管脚连接着复位栅、转移栅、时钟脉冲等结构，静电防护显得尤为重要。如图 11 所示：沟阻 沟阻P-SIGV栅氧图 11 MOS 电容器这些结构中栅氧的厚度很薄且脆弱，所以极易受到静电的冲击，在静电发生过程中瞬间的高压会对光电集成器件薄弱的栅氧产生不可恢复性的破坏作用，从而使芯片失效沦为废品，给企业带来巨大的损失。这个时候为其设计可消耗ESD 事件产生的能量的保护机构成为一个重要的课题，保护 CCD 芯片免受静电的影响，提高 CCD 芯片的成品率。1.2 静电防护的国内外研究现状当今集成电路发展突飞猛进，随着特征尺寸的减少
12、，栅氧层厚度越来越薄，而外部环境的 ESD 电压并没有发生变化，所以芯片的成品率受到了威胁，面对这个问题国内外很多科研机构和高等院校对这个问题进行了研究，包括台湾交通大学、中国清华大学、美国中佛罗里达大学、美国 IBM 公司、美国 INTEL公司等。美国加州大学河畔分校主要研究的方向是硅基射频片上 ESD 防护技术，美国中佛罗里达大学主要研究的是高压工艺下的 ESD 防护技术，中国清华大学研究的是基本 ESD 防护器件的电路级建模，美国 IBM 公司主要研究的是纳米西南科技大学本科生毕业论文 2工艺上的片上 ESD 防护技术，CCD 芯片是由集成电路工艺制造而来，所以面对同样的一个问题，针对
13、ESD 对 CCD 芯片 TCD1208AP 的影响，本论文从理论上提出消除静电的方案。1.3 本论文研究问题本论文主要研究的是人体模型的静电防护，针对此种静电对 CCD 芯片TCD1208AP 的破坏作用，本论文研究的对象是片上防护技术，本论文设计出可消耗 ESD 事件产生的能量保护的机构，主要研究以下几个问题：第三章：完成 CCD 芯片 TCD1208AP 的 ESD 保护电路的设计及其版图设计，着重从理论上解决电源和地之间的 ESD 侦测电路中的一个共同的缺点：任何快速瞬变（包括电源这样的瞬变）都可以触发导通进而损坏含有连接电源管脚的 GGNMOS 结构的集成电路。第四章：从版图上提取寄
14、生参数，建立数学模型分析 ESD 保护电路产生的RC 延时，看是否设计达到了 CCD 芯片的技术指标。西南科技大学本科生毕业论文 3第二章 CCD 芯片 TCD1208AP 的原理日本 TOSHIBA 公司生产的线阵 CCD 产品 TCD1208AP。它具有 2160 个像元，像元尺寸及间距为 14m14m，灵敏度高，暗电流低，工作电压为单一的5V，为二相输出的线阵 CCD 器件，是早期 TCD142D 的改进型。主要用于通信传真、图像扫描、光学字符阅读机等场合。TCD1208AP 采用二相驱动脉冲(5V )工作，时序脉冲驱动电路提供四路工作脉冲(5V)：光积分脉冲 SH，电荷转移脉冲F11、
15、F12，输出复位脉冲 RS ，下面介绍一下它的原理。 2.1 TCD1208AP 各个管脚的功能介绍 2 11234567891 01 12 22 12 01 91 81 71 61 51 41 31 2O SD O S2 1 6 0P I N C O N N E C T I O NT O P V I E WR SN CO DN CN CN CN CN CS SS HN CN CN CN CN CN CN CN CT C D1 2 0 8A P其管脚功能如表 2-1 所示：PIN 脚 功能 工作电压（6）1时钟脉冲 1 5V（19）2 时钟脉冲 2 5VSH （21） 转移栅 5VRS （4）
16、 复位栅 5VOS （1） 信号输出 3V-4.5VDOS （2） 补偿输出 3V-4.5VOD （3） 电源 5VSS （22） 地 0VNC 未连接 0V图 2-1 TCD1208AP 的管脚表 2-1：TCD1208AP 的管脚介绍西南科技大学本科生毕业论文 42.1.1 和 的功能介绍12和 是时钟脉冲和它们的时序关系如图 2-2 所示和 管脚连接的是转移脉冲，在它们的配合之下就可以完成对信号电荷12的转移，当 为高电位时 为低电位，此时信号电荷存储在 下的势阱中。当21由高电位变为低电位， 由低电位变为高电位时，由于 的势阱比 下的1 21势阱高，所以 下的电荷就会向 下的势阱转移，
17、最终电荷储存在了 势阱下，12 2这就完成了对电荷的转移，经过一个时钟周期信号电荷就向右移动一个位置。2.1.2 SH 管脚的功能介绍SH 的管脚是连接的转移栅，转移栅的作用是将光敏元中的信号电荷转移到模拟移位寄存器中，当 SH 为低电位时光敏元和移位寄存器之间由沟阻隔开，当 SH 为高电位是沟阻才能导通，电荷才能转移到移位寄存器中，其过程如 2-3所示图 2-2: 和 的时钟脉冲关系12西南科技大学本科生毕业论文 5模拟移位寄存器 电荷输出电荷注入转移栅转移脉冲光敏元图 2-3 线阵 CCD 器件的构成2.1.3 RS 管脚的功能介绍RS 管脚连接的复位栅，该 CCD 芯片采用“浮置扩散输出
18、结构”，其原理结构如图 2-4 所示：图 2-4 信号电荷的检测GNDP-SI FD RDR2oGVRRDV输出VDD复位栅就是图 2-4 中的 ，其所起的作用如下：当 为一定值的正电压，ROGV在下面形成了耗尽层，使得 于 FD 之间建立导电沟道，当 为高电位期间，2 2点荷包存储 的电极下面，随后复位栅 RS 加正的复位脉冲 ，使得 FD 区于2 RRD 区沟通，因 为正几十伏的直流偏执电压，则 FD 区的电荷被 RD 区抽走，RDV复位脉冲过后，两区成夹断状态。之后 转变为低电位其下面的电荷包通过2OG 下的沟道转移到 FD 区，此时 FD 区的电位变化量为：电容西南科技大学本科生毕业论
19、文 6）CQVFDA区 的 电 容为为 信 号 电 荷 包 的 大 小 ，(FDC2.1.4 OS 和 DOS 管脚的功能介绍0S 为 CCD 芯片信号的输出， DOS 为补偿输出，为什么要补偿输出勒？OS和 DOS 的外围电路如图 2-5 所示，OS 与 DOS 的外围电路是由差分运算放大器组成，OS 和 DOS 从外围电路的栅极输入，根据差分运放的性质：对于完全对称的差分放大电路来说，R1=R2，R3=R4 ，显然两管得漏极电位变化相同，因而输出电压为零，所以对共模信号没有放大能力。利用此性质可以消除共模噪声（温度噪声）对信号的影响，另外 OS 和 DOS 的信号输出中叠加有复位期间的高电
20、平脉冲和浮置电平，DOS 的补偿输出通过差分运放可以让我们抑制浮置电平和复位高脉冲对信号的影响。2.1.5 OD 和 SS 以及 NC 管脚的功能介绍OD 为芯片的电源，SS 为芯片的地，所有的 NC 都连接到 SS 电位上。在对这些管脚有了一定的了解之后，才能更好的为芯片提供静电保护设计。提出了我们对 CCD 芯片 TCD1208AP 的 ESD 保护电路的设计考量图 2-5： OS 和 DOS 的补偿放大电路VDGNDOS DOS输 出 1 输 出 2R1 R2R3 R4西南科技大学本科生毕业论文 72.2 TCD1208AP 的技术指标首先我们来看一下电压指标要求，如下表所示符号 最小值
21、 典型值 最大值 单位1V24.5 5 5.5 VSH4.5 5 5.5 VR4.5 5 5.5 VODV4.5 5 5.5 V接下来我们看一下对各种时序脉冲如 2-6 图所示t 2 t 3t 4t 1 t 51S H t i m i n g 1S Ht 6t 7t 9t 1 1t 8 t 1 012R S O S t i m i n g12R St 1 2t 1 3o s图 2-6 CCD 芯片的各种时序脉冲表 2-2：CCD 的电压技术指标西南科技大学本科生毕业论文 8对各种脉冲时间参数要求如下表所示符号 最小值 典型值 最大值 单位t1 t5 0 100 - nst2 t4 0 50 -
22、 nst3 500 1000 - nst6 t7 0 60 100 nst8 t10 0 20 - nsT9 40 250 - nsT11 230 - - nst12 t13 - 150 - ns在对芯片进行静电防护设计时，由于寄生 RC 的存在组成了 RC 滤波电路，会产生一个 RC 延时，在进行静电防护设计时这个 RC 延时不能超过t2、t4、t6 t7、t8、t10 的最大值，否则会对 CCD 芯片性能产生较大的影响，所以这是我们在进行静电防护设计时特别需要关注的。2.3 TCD1208AP 芯片面积参数宽度为 9 . 6 5 毫米长度为3 0 . 2毫米芯片侧面图 ， 管脚与管脚之间的
23、距离为 2 . 5 4 毫米表 2-3 CCD 芯片各种脉冲的时间指标图 2-7 芯片的面积参数西南科技大学本科生毕业论文 9由图可知该 TCD1208AP 的长度是 30.3mm，宽度为 9.65mm，芯片管脚与管脚之间的距离为 2.54mm。了解了面积参数之后，为接下来我们进行版图设计提供了参考。2.4 本章小结本章介绍了 CCD 芯片 TCD1208AP 的原理，包括电荷的存储、转移、检测。也得到了芯片的面积资料和技术指标：电压要求和时序脉冲的时间要求。从而提出了我们在 CCD 芯片静电防护设计上 I/O 延时和面积的要求。西南科技大学本科生毕业论文 10第三章 CCD 芯片 TCD12
24、08AP 的静电防护设计3.1 静电防护的方法集成电路中 ESD 问题的解决主要有三种方法：1、避免 ESD 的发生 2、片外专用器件 3、片上 ESD 防护单元设计。在我们自然界中基本上不能避免静电的发生，而第二种方法要占用系统级资源，所以我们采用第三种方法。即设计片上 ESD 防护单元。3.1.1 静电的产生静电广泛的存在于我们的生活之中，人们在移动、搬运等过程中会产生摩擦，在摩擦的过程中会改变正、负电子量，这些正、负电子量在累计到适当量时，当两对象接近其电位或能量不同即会有释放的动作，这就是静电释放。静电可以说是无处不在，任何两个物体摩擦都可能产生静电，而带有静电的物体接触到金属管脚会产
25、生瞬间的高压放电，会经金属管脚影响内部电路，静电放电所引起的损害，是造成电子系统失效的最大的潜在原因。本论文探讨的是人体模型的静电，以下所提到的静电都是人体模型，其安全值取的是 4000V。3.1.2 静电保护的原理首先介绍一下芯片 TCD1208AP（如图 2-1 所示）的若干种 ESD 放电路径：1、SS 接地，正或负的 ESD 电压出现在该 I/O 脚对 SS 脚放电，此时 OD与其它脚皆悬空。2、OD 接地，正或负的 ESD 电压出现在该 I/O 脚对 OD 脚放电，此时 SS与其它脚皆悬空。3、I/O 脚接地，正或负的 ESD 电压出现在某一 I/O 脚，此时所有的 OD 脚和 SS
26、 脚皆悬空。针对 ESD 的放电特点提出了 ESD 保护电路，其必须全方位的考虑如上所述的 ESD 放电的各种组合，一个全芯片的 ESD 防护电路如 3-1 所示：西南科技大学本科生毕业论文 11E S D 保护电路E S D 保护电路I N T P U T P A DE S D 保护电路O DS SE S D 保护电路E S D 保护电路O U T P U T P A DI n t e r n a lc i r c u i t s它由 INPUT 的 ESD 保护电路和 OUTPUT 的 ESD 保护电路和 VDD 以及GND 的 ESD 保护电路组成。当从 INPUTPAD 来一个正的 E
27、SD 电压时，ESD电路会导通从而提供了 ESD 放电路径，以免 ESD 电流流入 IC 内部电路造成损伤，但当芯片正常工作时这些 ESD 保护电路又处于不工作状态，不影响芯片的正常工作。ESD 电路的原理如 3-2 图所示P A D芯片内部电路V D DG N D图 3-2 ESD 保护电路的原理图 3-1：全芯片的 ESD 保护电路图西南科技大学本科生毕业论文 12ESD 保护电路运用了二极管的反向击穿特性如 3-3 图所示，当 PAD 来一个信号电压时，由于信号电压不可能比 VDD 大比 GND 小，所以二极管都不会导通，当 PAD 来一个 ESD 电压时，由于电压比较大，二极管被反向击
28、穿（击穿电压一般为负几伏到几十伏之间）而导通，避免电流在芯片内部流过，因为二极管的正向导通电压为 0.7 伏左右，所以其电位会被钳位在 GND-0.7 到 VDD+0.7 伏之间，从而保护了芯片内部电路。3.1.3 片上 ESD 单元设计的几种方法下面介绍 ESD 设计主要几种方法：1、齐纳箝位：理想的齐纳管施加的正箝位电压应等于其反向击穿电压，大大多数齐纳二极管包含足够的内部串联电阻，从而使得箝位电压远大于理想值，这些电阻能将 ESD 能量分散到大量的硅中，实际增加了齐纳管的稳定性。2、两级齐纳箝位：单级齐纳箝位可以使 ESD 的瞬间值从几百伏甚至上千伏降低到几十伏，在第一级保护后面串联第二
29、级保护可以提供足够的箝位保护栅氧薄氧层，第一级和第二级之间的电阻限制了流过 D2 的电流，使第二级齐纳管将栅氧电压限制在安全水平，但该电阻的加入会限制栅电压的转换速率，可能影响某些高速应用。3、 箝位：这种结构使用 NPN 晶体管集电结击穿箝位正 ESD 瞬变的ECSVESD 电路，重掺杂发射结的雪崩击穿电压比轻掺杂集电极低很多，因为击穿电压低所以工作在反向放大模式的晶体管是极佳的低压 ESD 器件。这种结构除了图 3-3 ：一个普通二极管的伏安特性曲线西南科技大学本科生毕业论文 13具有相对较高的击穿电压，还能够轻松承受 2KV 的 ESD 电压，但是此种结构具有回跳特性不能安全地保护工作在
30、等于或大于其维持电压条件下的低阻管脚。4、栅接地 NMOS 箝位：使用 GCNMOS 结构，ESD 事件过程中快速上升的电压将能量耦合到电容上，从而开启 NMOS 晶体管，这个过程减小了触发晶体管导通所需的峰值电压并且确保了器件所有部分相对均匀的导通。但任何的快速瞬变触发导通，只要电源和电路连接，电源线就会发生这样的瞬变，可以轻易的损坏含有连接电源管脚 GCNMOS 结构的集成电路。5、横向 SCR 箝位：这种结构极其稳定，ESD 包含的能量不足以破坏典型SCR 结构。但这种结构的触发电压通常太大而不能有效保护低电压 CMOS 电路，速率触发 SCR 箝位可以提供绝佳的保护，但是与所有的速率触
31、发机构相同，它们不能用于正常工作过程中经历瞬变的管脚。3.2 片上 ESD 保护电路的设计ESD 静电防护设计我们选择 SMIC 的 0.35um 工艺。我们把 TCD1208AP管脚分为三类：1、连接到栅端的 、 、SH 、RS 管脚。 122、信号输出的 OS 和 DOS 连接到槽区的管脚。3、电源 OD 和地 SS 以及连接到 SS 的 NC 管脚。同类的管脚我们采用相同的 ESD 保护电路。3.2.1 CCD 芯片 ESD 电路的设计考量 我们根据第二章 CCD 芯片 TCD1208AP 的技术资料提出了三点静电防护时的设计考量。1、为芯片提供高效的放电路径传递任何静电放电 ESD 保
32、护的压力2、在正常工作时（即传递信号时）保持非活动状态，即 ESD 电路结构不影响正常的芯片功能3、ESD 设计要产生可接受的 I/O 延时3.2.2 、 、SH 、RS 管脚保护电路的设计12首先来看第一类 、 、SH 、RS 管脚（管脚是连接在栅端）的 ESD 保护12电路如图 3-4，即使很大的保护二极管内部串联电阻也会超高 10 欧姆。一个2KV 的 HBM（人体模型的静电）其所示冲击产生的峰值大约为 1.3A，进而在二极管的串联电阻上产生几十伏的压降，这些 ESD 诱发瞬变可以毁坏一个薄栅西南科技大学本科生毕业论文 14氧化层。虽然二极管自身不能保护栅极介质，但它可以使 ESD 的瞬
33、间峰值电压从几百伏甚至上千伏降低到几十伏，在第一级保护机构后面串联第二级保护机构可以提供足够的箝位保护栅氧层。 如图 3-4 中的电路原理显示了两级 ESD箝位的设计，第一级保护机构将焊盘电压箝位在可能是 100v 的最大电压，第二级保护机构通过串联限流的电阻 R 连接到焊盘上，R 的存在限制了流过第二级保护机构的电流，使第二级保护机构将栅氧电压限制在安全水平。所以我们 、1、SH、RS 管脚选择如图 3-4 的 ESD 保护电路结构，源端和栅连接，衬底和2漏端就构成了一个二极管，ESD 电流通过漏端流向衬底。P A DT 1T 2T 3 T 4RV D DG N DESD 保护电路参数的确定
34、：R 我们选取 200 欧姆左右，采用的是 N 型电阻，管子的尺寸：根据工艺库的 DESIGN RULER 可知：上面的两个 P 管 T1 和 T2都是由 20 个管子并联而成，它们每个管子的尺寸如下：W=40um, L=0.55um，下面两个 N 管 T3 和 T4 是由 20 个管子并联而成，它们每个管子的尺寸如下：W=40um, L=0.55um。这些尺寸是 FOUNDRY 厂提供可以承受 4000V ESD 电压的最小尺寸。3.2.3 SS 与 OD 以及 NC 管脚 ESD 保护电路的设计接下来是 SS 和 OD 以及 NC 管脚的 ESD 保护电路，这三个管脚的静电保护比较重要，如
35、图 3-5 所示图 3-4： 、 、SH 、RS 管脚的 ESD 保护电路图12西南科技大学本科生毕业论文 15I n t r e r n a lc i r c u i t sO u t p u t p a ds sO DD p 1D n 1D p 2D n 2E S D 电压一正 ESD 电压加到 CCD 的某一输入脚，而 CCD 的另一输出脚相对接地，这 ESD 电压在输入脚上可能造成该输入脚上的 ESD 防护用二极管 Dn1 击穿来旁通 ESD 电流到悬空中的 SS 电源线上，该 ESD 电流再经由输出脚NMOS 的寄生二极管 Dn2 而流出 IC 到地去。但是，在 Dn1 击穿前，该
36、ESD 电流会先经由该输入脚的另一 ESD 防护用二极管 Dp1 而对悬空中的 OD 电源线充电，而悬空中的 SS 也会因输出脚接地而被 Dn2 偏压在接近地的电压准位。因此，发生在一输入脚对另一输出脚的 ESD 电压会转变成跨在 OD 与 SS 电源线间的 ESD 过压压迫(overstress)。如果这个电压不能有效且快速的进行泄放，这 ESD 电流会随着 OD 与 SS 电源线而进入 CCD 的内部电路中，而造成 CCD 内部损伤，但输入脚与输出脚的 ESD 防护电路仍完好无缺。 ESD 造成 CCD 的内部损伤可能会使 OD 对 SS 的漏电增加，这内部损伤要藉由反复的 Functio
37、nTest 才有可能找到被 ESD 破坏的地方，而且 ESD 造成内部破坏的地方是一非常随机的现象，很难去防范。为了有效的防上述的情况，我们必须在 OD 和 SS 之间做一个有效的 ESD 电路。其电路图如 3-6 所示图 3-5：脚对脚的 ESD 电压放电路径图西南科技大学本科生毕业论文 16I n t r e r n a lc i r c u i t sO u t p u t p a ds sO DD p 1D n 1D p 2D n 2E S D 电压I N P U T P A D如虚线框所示一静电放电侦测电路被加入，一基于 RC 常数的的控制电路被设计用来控制该 NMOS 器件的栅极。
38、当有 ESD 过压压迫出现跨在 OD 与SS 电源线上时，该静电放电侦测电路会送出一正电压把 NMOS 器件导通来旁通掉 ESD 放电电流。由于该 NMOS 元件是藉由其栅极控制而导通，因而具有极低的导通电压。当内部电路器件尚未因 ESD 电压而击穿之前，该 NMOS 器件就早已导通来旁通 ESD 放电电流了。这导通的 NMOS 器件在 OD 与 SS 之间成一暂时性的低阻抗状态，因 此跨在 OD 与 SS 之间的 ESD 电压能够很有效地被箝制住，不会再造成内部电路的损伤，但如图 3-6 所示的侦测电路有一个共同的缺点：因为它们可以被电路中任何快速瞬变触发导通，只要将电源与电路连接，电源线就
39、会发生这样的瞬变，这种情况称为热插拨事件，可以轻易的损坏含有连接电源管脚的 GGNMOS 结构的集成电路，因为热插拨事件中的转换速率同 ESD 瞬变产生的转换速率相似，针对上述的传统的 ESD 侦测电路结构的缺点进行改进以区分热插拨事件和 ESD 瞬变。我们对虚线框内的ESD 侦测电路进行改进如图 3-7 所示。图 3-6 ：OD 和 SS 之间加入侦测电路西南科技大学本科生毕业论文 17CO DR 1R 2R 3S SS S该电路的优点：1、ESD 事件过程中快速上升的电压将能量耦合到电容上，从而开启NMOS 晶体管，这个过程减小了触发晶体管导通所需要的峰值电压并且确保了器件所有部分相对均匀
40、的导通 2、当 POWER ON 的时候不会触发 NMOS 管的导通，ESD 电压时却能触发 NMOS 管的导通，能对 ESD 电压进行有效的泄放。因为人体模型的 ESD 的放电过程会短到几百豪微妙（ ns） ，它会产生数安培的瞬间放电电流。一般 MOS 管的阈值电压为 0.7V，MOS 管的栅氧击穿电压为 20-40V。根据我们对 ESD 电压要快速且有效的进行泄放，我们提出的设计要求如下：1、当 POWER ON 的时候，不会使 MOS 管导通（导通电压为 0.7V） 。2、当 ESD 电压来时使 MOS 管开启但不能把 MOS 管的栅氧击穿（SMIC 0.35um 工艺晶体管的击穿电压为
41、 20V-40V 左右） 。3、无论是从 OD 端还是从 SS 端来一个正的或负的静电都能进行有效的泄放。4、MOS 管的过电流能力要大于 3 安培左右。5、MOS 管得开启时间要短到纳秒级别，保证 ESD 电流快速彻底泄放。6、电容要不能被 ESD 电压击穿。我们首现要建立数学模型，图 3-7 的电阻电容部分等效电路为如图 3-8 所示图 3-7 改进后的 ESD 侦测电路西南科技大学本科生毕业论文 18图 3-8： 等效电路图R1 R2这点的电位为U+E电容SS SS接下来我们要进行复频率分析，电容的时域为如图 3-9 所示ic Vc(t) V(0-) sc1 SCV _图 3-9：电容的
42、时域 图 3-10 ：电容的复频率（电压源型）电容原件的电压于电流的时域关系为式 3-1：（3-1）010VcdiCtVtc将上式两边取拉式变换得 3-2 式：（3-2）0CCCSIS西南科技大学本科生毕业论文 19因为初始电压为零所以 所以其复频率模型为图 3-10 所示SICV1电阻的时域为如图 3-11，其复频率模型如 sRIVtRit ， 两 边 取 拉 不 拉 斯 变 换图 3-12 所示。图 3-11 ：电阻的时域R tVIRsIV图 3-12： 电阻的复频域最后我们得到 3-8 所示电路的复频域模型为图 3-13 所示:SC1R=R1+R2=+sSVSISVR图 3-13： ES
43、D 侦测电路的复频率模型我们先考虑热插拨事件侦测电路的影响， = 所以 =1tSV5stVS51S由图 3-13 可知可得式 3-3 和 3-4：- = （3-3） SsRSIC= R （3-4）所以上两式解得式 3-5：= （3-5）sVRSVSR西南科技大学本科生毕业论文 20反解得：（3-6）RCSRVS15在进行拉不拉斯反变换： = ，MOS 管栅端的电压为1tR15te式 3-7：（3-7）12tV同理当考虑 ESD 瞬变时 = ，所以 = 2tS402tR2140teRC，MOS 管栅端的电压为式 3-8：（3-8）21tR根据我们的设计要求所以满足下面两个公式：7.0211tVR
44、20127.0tVR= 时一个减函数，随着时间的推移其值会成指数减小，2tVR2140teRC所以我们考虑当 达到最大值时都不能把 MOS 管击穿，那么 MOS 管的栅V端就是安全的。 1、对于热插播事件 = ， 即 U 最大电压为1tR15teRCtVR5V，我们设计 R2 为 200 欧姆，在栅端加一个 R3=200 欧姆的电阻（当从 SS 来一个 ESD 电压时 MOS 管栅端也能够承受静电的冲击） ，R1 设计为 39800 欧姆，如图 3-7 此时 MOS 管栅端的电压为 ，低于 MOS 管025.125得开启电压 0.7V，所以不会使电源和地短路。当电源稳定时一直是 5V 由于电容
45、的存在不会有电流通过，MOS 管栅端的电压变为零。到达了第个一设计要求。2、如图 3-13 由 = ， 的最大电压为2tVR2140teRC2tVR(3-9)(3-10)西南科技大学本科生毕业论文 214000v，最大电流为 ，我们取 R2 为 200 欧姆，此时 MOS 管栅端的最大电A1.04压为 ,所以不会把管子栅氧击穿。而且 MOS 管子V20 THGSV会开启，会瞬间把 OD 和 SS 导通从而把两者之间的电位基本拉平。保护了CCD 芯片内部的电路。达到了第二个设计要求。3、当从 VDD 端来一个 4000V 的静电时或者 SS 端来一个负的 4000V 静电电压时，如第二点所述，M
46、OS 管会开启能把 OD 和 SS 之间的静电电压拉平。当从 OD 端来一个 4000V 的负的静电时或者 SS 端来一个正的 4000V 的静电电压时，N 型 MOS 管得 P 型衬底和 MOS 管 N 型漏端构成了一个正向导通的二极管，二极管的正向导通电压一般为 0.7V 左右，所以在 OD 和 SS 之间产生 0.7V的电压，但是不会破坏 CCD 芯片里面的器件，所以该结构能够抵御各种类型的静电。4、MOS 管的过电流能力要大于 3 安培，我们查工艺库的资料可知，如果按照最小尺寸 0.5um 来做的话，过电流能力为 ，所以我们就可以推出umA625管子的宽度为： um。所以管子的尺寸为
47、W= um，L=0.5um, 可以3108.3108.4把管子分割成 20 个 W=240um,L=0.5um 的 NMOS 管并联。5、MOS 管得开启时间主要受到 MOS 电容的影响， MOS 管电容模型为如图 3-14 所示图 3-14 ：MOS 管的电容模型栅和沟道之间的氧化层电容 ,衬底和沟道之间的耗尽层电容OXWLC1两个电容都是串联，所以总的电容为 ,一FsubiNqC42 121Cn n2C1西南科技大学本科生毕业论文 22般 是一个很小的值，所以我们可以把总的电容 ， ，我2C 1CAfFtoxOX509.6们查阅 SMIC 的 0.35 工艺文件即可知道 ，从而计算出 ，最后Atox794.01.ox我们要计算如图 3-7 中当来一个 4000V 的 ESD 电压时，MOS 管栅端到达 0.7V时所需要的时间，其电路等效模型为如图 3-15 所示：电压源为 U此点电位为 U 3R 1R 2R 3G N DG N D电容电压源为 U 1由图 3-15 所示的电路可以得出三个公式：（3-11）1332RURU（3-12）dtQ（3-13）C由这三个公式可以解
