基于dsp的语音处理系统的设计.doc

1、基于 DSP 的语音处理系统的设计摘 要近年来，随着 DSP 技 术的普及和低价格、高性能 DSP 芯片的出现，DSP 已越来越多地被广大的工程师所接受越来越广泛地被 应用于各个领域，并且已日益显示出其巨大的优越性。DSP 是利用专门或通用的数字信号处理芯片，以数字计算的方法对信号进行处理，具有处理速度快、灵活、精确、抗干扰能力强、体积小及可靠性高等优点，满足了对信号快速、精确、实时处理及控制的要求。本次设计基于TLV320AIC23 和 TMS320VC5416 两种芯片 设计并实现了一种语音录音、语音编码、 语音解码、 语音处理和回放的系统。通过软件和硬件结合对该系统进行设计，使本次设计的

2、语音处理系统具有强大的数据处理能力并配有灵活的接口电路，可以作为一种语音信号处理算法研究和实时实现的通用平台，对语音编码在 DSP 上的实时实现进行了简单的研究，从而掌握了算法移植的一般流程，为能够在高速 DSP 硬件平台设计及系统应用开发方面取得成功奠定基础。关键词：DSP；数据采集； TLV320AIC23；TMS320VC5416。目录摘 要 I第 1 章 绪论 11.1 DSP 的发展及应用 11.2 语音信号处理系统概述 2第 2 章 DSP 芯片介绍 32.1 TLV320AIC23 简介 32.2 TMS320VC5416 简介 3第 3 章 系统设计 43.1 系统硬件设计 4

3、3.1.1 系统结构框图 43.1.2 DSP 处理器 53.1.3 A/D 电路 53.1.4 D/A 电路 73.2 系统软件设计 103.2.1 TMS320VC5416 初始化 103.2.2 TLV320AIC23 初始化 10第 4 章 总结 11参考文献 12致谢 13附录 14第 1 章 绪论近年来，在数字信号处理领域有着绝对优势的 DSP 技术得到了迅速发展，不仅在通信计算机领域大显身手，并已逐渐渗透到人们日常消费领域。正因为如此，DSP 应用越来越得到普遍重 视。DSP 作为可编程数字信号处理专用芯片是微型 计算机发展的一个重要分支，也是数字信号处理理论实用化过程的重要技术

4、工具。DSP器件分为两大类：一类是专门用于 FFT、FIR 滤波、卷积等运算的芯片，称为专用 DSP 器件；另一类是可以通过编程完成各种用 户要求的信息处理任务的芯片 ，称为通用数字信号处理器件。1.1 DSP 的发展及应用最初的 DSP 器件只是被设计用以完成复 杂数字信号处理算法。这可以追溯到 20 世纪 50 年代到 60 年代，那时数字信号处理技术刚刚起步。由于一般的数字信号处理算法运算量大，因此，算法只能在大型计算机上进行模拟仿真，无法实现数字信号处理。60 年代中期，快速傅里叶算法的出现及大规模集成电路的发展，奠定了硬件完成数字信号处理算法和数字信号处理理论实用化的重要技术基础，从

5、而促进了近 40 年来 DSP 技术与器件的飞速发展。通用 DSP 器件的发展可分为三个阶段：第一 阶段（1980 年前后），DSP 雏形阶段。第二 阶 段（1990 年前后），DSP 的成熟阶段。第三阶段（2000 年以后），DSP 的完善 阶段。目前，DSP 的发展非常迅速。硬件 结构方面主要是向多 处理器的并行处理结构、便于外部数据交换的串行总线传输、大容量片上 RAM和 ROM、程序加密、增加 I/O 驱动能力、外围电路内装化、低功耗等方面发展。软件方面主要是综合开发平台的完善，使 DSP 的应用开发更加灵活方便。目前，DSP 芯片的价格越来越低，性能价格比日益提高，具有巨大的应用潜力

6、。DSP 芯片的主要 应用： 信号处理数字滤波，自适应滤波，快速傅里叶变换，相关运算，频谱分析，卷 积，波形 产生等； 语音处理语音编码，语音识别，语音合成，文本语音转换等； 图象图形处理三维图形转换，机器人视觉，图象转换及压缩，模式识别， 图象增强等； 控制司服控制，机器人控制，自适应控制，神经网络控制等； 军事保密通信，雷达及声音信号处理，导航及制导，调制解调，全球定位，搜索与跟踪等； 仪器仪表频谱分析，函数发生器，模态分析，暂态分析等； 通讯回音相消，高速调制解调器，数字编码与解码，自适应均衡，移动电话， 扩展通讯，噪音 对消，网 络通讯等； 消费电子高清晰度电视，音乐合成器，智能玩具，

7、游戏等； 医学助听器，病员监控，超声波设备，自动诊断设备，胎儿监控等。1.2 语音信号处理系统概述语音处理在现代通信中应用非常广泛，主要有语音编码、语音识别、语音合成、语音邮件、语音存储等。典型的 语音处理系统如下图 1.1所示：图 1.1 典型的语音处理系统图中的输入信号可以有各种各样的形式。例如，它可以是麦克风输入的语音信号或是电话线已调的数据信号，可以是编码后在数字链路上传输或存储在计算机里德摄像机图象信号等。输入信号首先进行带限滤波和抽样，然后进行 A/D 变换将信号变成数字比特流。根据奈奎斯特抽样定理，为保证信息不丢失，抽样频率至少是输入带限信号最高频率的 2 倍。DSP 芯片的输入

8、是 A/D 变换后得到的以抽样形式表示的数字信号。DSP 芯片对输入的数字信号进行某种处理。数字处理是 DSP 系统的关键，这与其它系统（如电话交换系统）有很大的不同。在交换系统中，处理器的作用是进行路由选择，它并不对输入数据进行修改。因此两者虽然都是实时系统，但两者的实时约束条件却有很大不同。最后，经过处理后的数字样值再经 D/A 变换转换为模拟样值。之后 进行内插和平滑滤波就会得到连续的模拟波形。上面给出的典型的 DSP 语音处理系统，根据不同的用途 应有不同的变动。第 2 章 DSP 芯片介绍2.1 TLV320AIC23 简介TLV320AIC23（简称 AIC23）是 TI 公司的一

9、款高性能 Codec 芯片。主要特性有：内置耳机输出放大器，支持 MIC 和 LINE IN 两种输入方式（二选一）。且对输入和输出都具有可编程增益调节；芯片中的 A/D转换器和 D/A 转换器采用多位的 Sigma-Delta 技术，数据传输字长为 16、20、24、32bit，采样率为 8kHz 96kHz；在采样率为 96kHz 情况下 A/D 转换器信噪比达到 90dB，D/A 转换器达到 100dB；回放模式下功率为 23mW，省电模式下更是小于 15uW；只占用 25mm 的面积。基于上述优点，AIC23 是可移动的数字音频 播放和录音使用中的模拟输入输出等应用系统的理想选择，例如

10、 MP3 播放器等。2.2 TMS320VC5416 简介TMS320VC5416（以下 简称 VC5416）是 TI 公司的一款 16bit 定点高性能 DSP，是 TMS320VC54x 系列中的第 3 代芯片。主要特性有：速率最高达 160MI/s；3 条 16bit 数据存储器总线和 1 条程序存储器总线；1 个 40bit 桶形移位器和 2 个 40bit 累加器； 1 个 1717 乘法器和 1 个40bit 专用加法器；最大 8M16bit 的扩展寻 址空间，内置 128k16bit的 RAM 和 16k16bit 的 ROM；3 个多通道缓 冲串口（McBSP）；配有PCM30

11、02，可对语音进行 A/D 和 D/A 转换。由于 VC5416 功耗低，性能高，其分开的数据和指令空间使该芯片具有高度的并行操作能力，在单周期内允许指令和数据同时存取，再加上高度优化的指令集，使得该芯片具有很高的运算速度并且该芯片本身具有丰富的片内存储器资源和多种片上外设，因此在工程界得到广泛应用，尤其是在语音编码和通信应用方面。第 3 章 系统设计3.1 系统硬件设计3.1.1 系统结构框图音频系统应该具有较宽的动态范围，选择 1624 位的 ADC 和DAC 能完全捕获或恢复高保真的音 频信号。系 统的核心芯片(DSP) 选用美国 TI 公司的 TMS320VC54021(以下简称 C5

12、402)。DSP 芯片模块是整个实时语音处理系 统的核心部分，它对经数字化的信号进行压缩，编解码等。A/D 转换模块功能是把模拟信号数字化，包括采集和量化， 这部分为 DSP 处理语音数字信号做好了准备；D/A 转换模块就是把数字信号转换为模拟的信号，输出音频信号。SDRAM（动态随机存储器）存储器模块主要是为 DSP 处理器扩展存储容量，达到要求的存储容量；但要注意的是要与 DSP 处理器的速度相匹配，以便良好的运行。电源模块是为内部芯片及周边系统电路提供能量的部分。系统结构框图图 3.1 如下所示：图 3.1 系统结构框图3.1.2 DSP 处理器作为 DSP 家族高性价比代表的 16 位

13、定点 DSP 芯片，C5402 适用于语音通信等实时嵌入应用场合。与其它 C54X 芯片一样，C5402 具有高度灵活的可操作性和高速的处理能力。其性能特点如下：操作速率可达 100MIPS；具有先进的多总线结构，三条 16 位数据存储器总线和一条程序存储器总线；40 位算术逻辑单元(ALU)，包括一个 40 位桶形移位器和两个 40 位累加器；一个 1717 乘法器和一个 40 位专用加法器，允许 16 位带/不带符号的乘法；整合维特比加速器，用于提高维特比编译码的速度；单周期正规化及指数译码；8 个辅助寄存器及一个软件栈，允许使用业界最先进的定点 DSP C 语言编译器；数据/程序寻址空间

14、为 1M16bit，内置 4K16bit ROM 和 16k16bit RAM；内置可编程等待状态发生器、锁相环(PLL)时钟产生器、两个多通道缓冲串口、一个与外部处理器通信的 8 位并行 HPI 口、两个 16 位定时器以及 6 通道 DMA 控制器且低功耗。与 C54X 系列的其它芯片相比，5402 具有高性能、低功耗和低价格等特点。它采用 6 级流水线，且当 RPT(重复指令)时，一些多周期的指令就变成了单周期的指令；芯片内部 RAM 和 ROM 可根据 PMST 寄存器中的 OVLY 和 DROM位灵活设置。这些都有利于算法的优化。C5402 采用 3.3V 和 1.8V 电源供电，其

15、中 I/O 采用 3.3V 电源供电，芯片的核采用 1.8V 电源供电。而实际 常用的只有 5V 电源，所以必须采用电源转换芯片。选用 TPS7301 和 TPS7333 两块电源转换芯片(它们都是 TI 公司为配合 DSP 而设计的 电源转换芯片) ，分别接上适当的外围电阻，构成电阻分压器，即可调整两块芯片的输出电压分别为 3.3V 和 1.8V。3.1.3 A/D 电路PCM1800 是双声道 单片 型 20 位 ADC，单+5V 电源供电，信噪比为 95dB，动态范 围为 95dB，其内部嵌有高通 滤波器，具有PCM 音频接口和四种数据格式，分 为主控和受控两种模式，采 样频率可选为 3

16、2kHz、44.1KHz 和 48KHz。PCM1800 构成音 频信号采集系统时 ，主要涉及到 BCK(位时钟信号)、LRCK(采样时钟信号)、FSYNC(帧同步信号)、 DOUT(数字信号输出)、SYSCLK(系统时钟输入)这几个对时序有要求的引脚。通过对引脚 MODE0 和 MODE1 进行编程，可让 PCM1800 工作于主控模式(Master Mode)。此时， BCK、LRCK、FSYNC 均作为输出，其时序由 PCM1800 内部的时钟产 生电路控制。但 SYSCLK 只能由外部提供(这里用 C5402 的 TOUT 脚输出信号提供) 。 PCM1800 的系统时钟只能是 256

17、fs、384fs 或者 512fs，这里 fs 是音频信号采样频率。在主控模式时，FSYNC 用来指明 PCM1800 的 DOUT 输出的有效数据，它的上升沿表明一帧数据的起始，下降沿表明一帧数据的结束。FSYNC的频率是采样时钟频率 LRCK 的 2 倍。在此模式下，位时钟信号BCK 的频率是采 样时钟频 率 LRCK 的 64 倍。通过对 PCM1800 的 FMT0、FMT1 两引脚 编程(FMT01，FMT1 0)，可以 设置 PCM1800 输出的数据格式为 20 位的 IIS 格式。为了保证在数据处理时不影响新数据的接收以及在接收数据时不中断正在进行的数据处理过程，采用了多通道缓

18、冲同步串口(McBSP)。 PCM1800 与 C5402 连接后， C5402 使用缓冲串口 0 接收数据，各种同步信号由 PCM1800 产生，C5402 是被动接收各种信息。PCM1800 与 C5402 的硬件接线图如图 3.2 所示。图 3.2 PCM1800 与 C5402 的硬件接线图电源管理功能模块所用器件: TPS73HD301( 3.3-V/Adjustable Output该芯片一端输入可调,范围是（1.2-9.7V）电源模块管脚图 3.3 如下所示：图 3.3 电源模块管脚图3.1.4 D/A 电路PCM1744 是双声道立体声 DAC，包含数字 滤波器和输出放大器，动

19、态范围为 95dB，具有多种采样频率可选，最高可达 96kHz。采用 24位的 IIS 数据输入格式。PCM1744 的操作主要涉及到 LRCIN(采样时钟信号输入)、BCKIN(位时钟信号输入)、 SCKI(系统时钟输入)、DIN(数据输入)这几个对时序有要求的引脚。PCM1744 与 C5402 连接后，C5402 使用缓冲串口 1 发送数据，各种 时钟信号均由 C5402 产生，PCM1744 被动接收各种信息。 PCM1744 的系 统时钟信号(SCKI) 由C5402 的 TOUT 引脚提供，TOUT 是 C5402 的定时器输出信号引脚，有较强的驱动能力，可以驱动多个芯片。PCM1

20、744 的数据接收时钟格式必须是 IIS 格式，C5402 在缓冲串口寄存器中设置各种时钟方式时，必须满足 IIS 格式的要求。C5402 作为主动工作器件，可以对其缓冲串口输出信号进行调整。输出的采样时钟信号、位时钟信号可以在McBSP 寄存器 SRGR1 和 SRGR2 中设置，设置遵循图 3.4 的原则。图 3.4 C5402 时钟发生流程图基本的时钟信号可以来自 CPU 时钟，也可以来自晶振时钟，这在SRGR2 寄存器中的第 13 位设置。基本时钟输 入后，经CLKGDV(SRGR1 的第 7 位到第 0 位)所设置的值进行第一次分频，得到位时钟信号(由 BCLKX1 脚输出)。值得注

21、意的是，位时钟信号最高为 DSP 频率的一半。位时钟信号经 FPER(SRGR2 的第 11 位到第0 位)和 FWID(SRGR1 的第 15 位到第 8 位)所设置的值进一步分频得到采样时钟信号(由 BFSX1 脚输出)，FPER 和 FWID 分别设置采样时钟信号的低电平和高电平的时间值。C5402 与 PCM1744 的硬件接线如图 3.5 所示。图 3.5 PCM1744 与 C5402 接线图PCM1800 完成音频 信号采集后，在 DSP 的外扩程序存储器中嵌入相应的处理算法，语音信号经处理后，再从 PCM1744 输出。复位电路:所用芯片为 74HC14。复位电路图 3.6 如

22、下所示：图 3.6 复位电路图存储器模块所用芯片为：MT48LC8M8A2TG-75、存储容量 Density 为 64Mb、数据宽度 16 位、工作电压 3.3V、 TSOP 封装 54 管脚、 时钟速率133 MHz、 存储器模块图 3.7 如下所示：图 3.7 存储器模块图3.2 系统软件设计3.1.1 TMS320VC5416 初始化 SWWSR=0x7fff;/程序、数据、 I/O 空间 SWCR=0x0001;/等待周期为 72=14 BSCR=0x8006;/按 32KW 分区， HD7:0，D15:0Hold CLKMD=PLL_DIV_INIT; Waitloop(0x040

23、0); CLKMD=PLL_LOCK_INIT_X(5); Waitloop(0x0400); PMST=0x0168;/中断向量表定位在 0X100，MP/MC=1 OVLY=1 DROM=1; 3.2 TLV320AIC23 初始化 为使 AIC23 正常工作并产生预期的音频效果，必须对其相应的寄存器进行配置。首先对 VC5416 的 I2C 模块初始化，将 AIC23 总线上的地址写入从机地址寄存器 ICSAR；再把相应的 AIC23 内部映射寄存器的地址和待写数据合并为 16bit 控制字，逐次写入 ICDXR，并通过 I2C 总线发送给 AIC23，即可完成对 AIC23 的初始化配

24、置。 AIC23 初始化的部分源代码：Unsigned int codec_buf9=OX1e00，OXOc00，OxO81a OxOaO4，OxOe01，0x1020，0x1021，0x0117，OxO5f9; Port_sub_address=(unsigned int*)MCBSP_SPSA_ADDR(1); Port_sub_index_reg=(unsigned int*)MCBSP_SPAD_ADDR(1); *Port_sub_address=MCBSP_SPCR2_SUBADDR; For(i=O;i=0;i-) if(ci!=0.0)|(di!=0.0) break; m=i

25、; switch(band) case1: case2: n2=m; n1=n2+1; if(band=2) for(i=0;i(i1-i2);i-) s*=i; return(s); static void bilinear(d,c,b,a,n) int n; double d,c,b,a; int i,j,n1; double sum,atmp,scale,*temp; n1=n+1; temp=malloc(n1*n1*sizeof(double); for(j=0;j=0;i-) bi=0.0; atmp=0.0; for(j=0;j=n;j+) bi=bi+tempj*n1+i*dj; atmp=atmp+tempj*n1+i*cj; scale=atmp; if(i!=0) ai=atmp; for(i=0;i=n;i+) bi=bi/scale; ai=ai/scale; a0=1.0; free(temp);