1、集成电路设计基础,山东大学 信息学院刘志军,2019/1/14,集成电路设计基础,2,上次课内容,第4章 集成电路特定工艺4.1 引言 4.2 双极型集成电路的基本制造工艺 4.3 MESFET工艺与HEMT工艺4.4 CMOS集成电路的基本制造工艺 4.5 BiCMOS集成电路的基本制造工艺,2019/1/14,集成电路设计基础,3,本次课内容,第5章 集成电路版图设计 5.1 引言 5.2 版图几何设计规则 5.3 电学设计规则 5.4 布线规则 5.5 版图设计及版图验证,2019/1/14,集成电路设计基础,4,版图(Layout)版图是集成电路从设计走向制造的桥梁，它包含了集成电路尺
2、寸、各层拓扑定义等器件相关的物理信息数据。 集成电路制造厂家根据这些数据来制造掩膜。,5.1 引言,2019/1/14,集成电路设计基础,5,掩模图 的作用,掩膜上的图形决定着芯片上器件或连接物理层的尺寸。因此版图上的几何图形尺寸与芯片上物理层的尺寸直接相关。,2019/1/14,集成电路设计基础,6,设计规则,由于器件的物理特性和工艺的限制，芯片上物理层的尺寸进而版图的设计必须遵守特定的规则。 这些规则是各集成电路制造厂家根据本身的工艺特点和技术水平而制定的。 因此不同的工艺，就有不同的设计规则。,2019/1/14,集成电路设计基础,7,厂家提供设计规则,设计者只能根据厂家提供的设计规则进
3、行版图设计。 严格遵守设计规则可以极大地避免由于短路、断路造成的电路失效和容差以及寄生效应引起的性能劣化。,2019/1/14,集成电路设计基础,8,5.2 版图几何设计规则,版图几何设计规则可看作是对光刻掩模版制备要求。 光刻掩模版是用来制造集成电路的。这些规则在生产阶段中为电路的设计师和工艺工程师提供了一种必要的信息联系。,2019/1/14,集成电路设计基础,9,设计规则与性能和成品率之间的关系,一般来讲，设计规则反映了性能和成品率之间可能的最好的折衷。 规则越保守，能工作的电路就越多(即成品率越高)。 规则越富有进取性，则电路性能改进的可能性也越大，这种改进可能是以牺牲成品率为代价的。
4、,2019/1/14,集成电路设计基础,10,版图几何设计规则, 从设计的观点出发，设计规则可以分为三部分： （1）决定几何特征和图形的几何规定。这些规定保证各个图形彼此 之间具有正确的关系。,2019/1/14,集成电路设计基础,11,版图几何设计规则,（2）确定掩模制备和芯片制造中都需要的一组基本图形部件的强制性要求。 （3）定义设计人员设计时所用的电参数的范围。,2019/1/14,集成电路设计基础,12,版图几何设计规则, 有几种方法可以用来描述设计规则。其中包括：以微米分辨率来规定的微米规则以特征尺寸为基准的规则,2019/1/14,集成电路设计基础,13,版图几何设计规则,层次 人
5、们把设计过程抽象成若干易于处理的概念性版图层次，这些层次代表线路转换成硅芯片时所必需的掩模图形。下面以某种N阱的硅栅工艺为例分别介绍层次的概念。,2019/1/14,集成电路设计基础,14,版图几何设计规则,NWELL硅栅的层次标示,2019/1/14,集成电路设计基础,15,版图几何设计规则,NWELL层相关的设计规则,2019/1/14,集成电路设计基础,16,版图几何设计规则,N阱设计规则示意图,2019/1/14,集成电路设计基础,17,版图几何设计规则,P+、N+有源区相关的设计规则列表,2019/1/14,集成电路设计基础,18,版图几何设计规则,P+、N+有源区设计规则示意图,2
6、019/1/14,集成电路设计基础,19,版图几何设计规则,Poly相关的设计规则列表,2019/1/14,集成电路设计基础,20,版图几何设计规则,Poly相关设计规则示意图,2019/1/14,集成电路设计基础,21,版图几何设计规则,Contact相关的设计规则列表,2019/1/14,集成电路设计基础,22,版图几何设计规则,contact设计规则示意图,2019/1/14,集成电路设计基础,23,版图几何设计规则,Metal相关的设计规则列表,2019/1/14,集成电路设计基础,24,版图几何设计规则,Metal设计规则示意图,2019/1/14,集成电路设计基础,25,版图几何设
7、计规则,Pad相关的设计规则列表,2019/1/14,集成电路设计基础,26,版图几何设计规则,Pad设计规则示意图,2019/1/14,集成电路设计基础,27,版图几何设计规则,当给定电路原理图设计其版图时，必须根据所用的工艺设计规则，时刻注意版图同一层上以及不同层间的图形大小及相对位置关系。,2019/1/14,集成电路设计基础,28,反相器实例,参照上述的硅栅工艺设计规则，下图以反相器（不针对具体的器件尺寸）为例给出了对应版图设计中应该考虑的部分设计规则示意图。对于版图设计初学者来说，第一次设计就能全面考虑各种设计规则是不可能的。为此，需要借助版图设计工具的在线DRC检查功能来及时发现存
8、在的问题，具体步骤参见本书第十四章。,2019/1/14,集成电路设计基础,29,反相器实例,2019/1/14,集成电路设计基础,30,版图几何设计规则,问题讨论 （1） 阱的间距和间隔的规则 （2） MOS管的规则 （3） 接触,2019/1/14,集成电路设计基础,31,5.3 电学设计规则, 电学设计规则给出的是将具体的工艺参数及其结果抽象出的电学参数，是电路与系统设计、模拟的依据。,2019/1/14,集成电路设计基础,32,设计规则实例,下表给出一个单层金属布线的P阱硅栅CMOS工艺电学设计规则的主要项目。 给出电学设计规则的参数名称以及其意义说明，根据具体工艺情况将给出具体的数值
9、。,2019/1/14,集成电路设计基础,33,电学设计规则描述,2019/1/14,集成电路设计基础,34,电学设计规则描述,2019/1/14,集成电路设计基础,35,电学设计规则,与上述的几何设计规则一样，对于不同的工艺线和工艺流程，数据的多少将有所不同，对于不同的要求，数据的多少也会有所差别。,2019/1/14,集成电路设计基础,36,电学设计规则, 如果用手工设计集成电路或单元（如标准单元库设计），几何设计规则是图形编辑的依据，电学设计规则是分析计算的依据。,2019/1/14,集成电路设计基础,37,电学设计规则,在VLSI设计 中采用的是计算机辅助和自动设计技术，几何设计规则是
10、设计系统生成版图和检查版图错误的依据，电学设计规则是设计系统预测电路性能（仿真）的依据。,2019/1/14,集成电路设计基础,38,5.4 布线规则,版图布局布线 布局就是将组成集成电路的各部分合理地布置在芯片上。布线就是按电路图给出的连接关系，在版图上布置元器件之间、各部分之间的连接。由于这些连线也要有一定的芯片面积，所以在布局时就要留下必要的布线通道。,2019/1/14,集成电路设计基础,39,布线规则,（1）电源线和地线应尽可能地避免用扩散区和多晶硅走线，特别是通过较大电流的那部分电源线和地线。 （2）禁止在一条铝走线的长信号线下平行走过另一条用多晶硅或扩散区走线的长信号线。,201
11、9/1/14,集成电路设计基础,40,布线规则,（3）压点离开芯片内部图形的距离不应少于20m，以避免芯片键合时，因应力而造成电路损坏。 （4）布线层选择。,2019/1/14,集成电路设计基础,41,布线规则,2019/1/14,集成电路设计基础,42,5.5 版图设计及版图验证,版图设计一般包括： 基本元器件版图设计 布局和布线 版图分析与检验,2019/1/14,集成电路设计基础,43,版图设计及版图验证,版图的构成版图由多种基本的几何图形所构成。常见的几何图形有：矩形（rectangle）多边形（polygon）等宽线(path和wire)圆（circle）弧（arc）等。,2019/
12、1/14,集成电路设计基础,44,版图设计及版图验证, 版图布局布线 布局就是将组成集成电路的各部分合理地布置在芯片上。布线就是按电路图给出的连接关系，在版图上布置元器件之间、各部分之间的连接。,2019/1/14,集成电路设计基础,45,单元和单元库的建立,在版图设计阶段，无论是全定制还是半定制版图设计一定都会用到单元或单元库。,2019/1/14,集成电路设计基础,46,全定制设计方法,所谓全定制设计方法就是利用人机交互图形系统，由版图设计人员从每个半导体器件的图形、尺寸开始设计，直至整个版图的布局布线。,2019/1/14,集成电路设计基础,47,半定制设计方法,而在标准单元设计方法中，
13、基本的电路单元(如非门、与非门、或非门、全加器、D触发器)的版图是预先设计好的，放在CAD工具的版图库中。这部分版图不必由设计者自行设计，所以叫半定制。所以在半定制设计中常用到标准单元法。,2019/1/14,集成电路设计基础,48,标准单元法,标准单元是一种图形高度相等，但宽度可按设计需要自由给定的结构。在规定高度、可变宽度范围内，设计者可设计多种尺寸、多种功能的元器件。,2019/1/14,集成电路设计基础,49,标准单元库,单元库实际包括四种符号： 符号（symbol view） 抽象图（abstract view） 线路图（schematic view） 版图（layout view）
14、,2019/1/14,集成电路设计基础,50,半定制标准单元示意图,2019/1/14,集成电路设计基础,51,半定制标准单元示意图,线路图是由MOS管组成的电路图。 符号图是单元的逻辑符号。可由线路图自动生成，或从符号库中复制。 总线路图中的symbol应与单元库中的symbol相一致。,2019/1/14,集成电路设计基础,52,半定制标准单元示意图,抽象图是把版图中与布局布线有关的图形信息抽出来而删去其他信息所形成的图形。 其中包括：单元的边界、电源线、地线、N阱、硅栅、输入/输出的脚（PIN）等以及其他必要的信息。,2019/1/14,集成电路设计基础,53,半定制标准单元示意图,在布
15、局、布线时，系统需调用此图进行布局、布线，最后再用视图（VIEW）代替它们，即可产生最终的版图。,2019/1/14,集成电路设计基础,54,视图（VIEW）,视图（VIEW）是由设计人员绘制成的标准单元版图。它们必须符合设计规则的要求，并包含必须的多个层次的图形。 视图除单元本身的图形外，还应附加必要的标志，如Vdd、GND以及输入、输出端的名称，系统也把它们当作一个层次。,2019/1/14,集成电路设计基础,55,单元库与工艺数据,每一单元库都应与一定的工艺数据相联系，这些数据放在所谓“工艺文件（Technology File)”中。 无论建立标准单元库还是布局布线阶段，都要用到Tech
16、nology File。可以存在系统中的隐含文件或任一指定文件中。根据需要此文件也可重新命名或进行编辑。,2019/1/14,集成电路设计基础,56,Technology File,Technology File包含定义设计所需的全部物理信息，包括： 各层颜色、线型、显示或绘图设备； 单层和双层性质； 视图（VIEW）及其性质； 物理设计规则； 所有器件。包括晶体管、接触、引脚；器件可以通用，也可自定义（详细内容及操作方法详见相关软件使用说明）。,2019/1/14,集成电路设计基础,57,版图设计中提高可靠性的措施,提高金属化层布线的可靠性 （1）大量的失效分析表明，因金属化层（目前一般是A
17、1层）通过针孔和衬底短路，且A1膜布线开路造成的失效不可忽视，所以必须在设计布线时采取预防措施。例如尽量减少A1条覆盖面积，采用最短A1条，并尽量将A1条布在厚氧化层（厚氧化层寄生电容也小）上以减少针孔短路的可能。,2019/1/14,集成电路设计基础,58,版图设计中提高可靠性的措施,（2） 防止A1条开路的主要方法是尽少通过氧化层台阶。如果必须跨过台阶，则采取减少台阶高度和坡度的办法。例如对于厚氧化层上的引线孔做尺寸大小不同的两次光刻（先刻大孔，再刻小孔），以减小台阶坡度，如图所示。,2019/1/14,集成电路设计基础,59,版图设计中提高可靠性的措施,（3）为防止A1条电流密度过大造成
18、的电迁移失效，要求设计时通过A1条的电流密度J2105A/cm2（即2mA/m2），A1条要有一定的宽度和厚度。 （4）对多层金属布线，版图设计中布线层数及层与层之间通道应尽可能少。,2019/1/14,集成电路设计基础,60,版图设计中提高可靠性的措施,版图设计应考虑热分布问题在整个芯片上发热元件的布局分布要均匀，不使热量过分集中在一角。在元件的布局上，还应将容易受温度影响的元件远离发热元件布置。在必须匹配的电路中，可把对应的元件并排配置或轴对称配置，以避免光刻错位和扩散不匀。要注意电源线和地线的位置，这些布线不能太长。,2019/1/14,集成电路设计基础,61,版图设计中提高可靠性的措施
19、,加强工艺监控 其他措施 合理布置电源接触孔，减小横向电流密度和横向电阻。 采用伪收集极。 采用保护环 。 尽可能使P阱和PMOS管的P区离得远一些。,2019/1/14,集成电路设计基础,62,版图验证,设计规则的验证（DRC） 设计规则的验证（DRC）由下述命令格式书写成检查文件：出错条件 出错输出在运行过程中，如果所画版图出现符合出错条件的情形，则执行出错输出。则此出错条件是由设计人员按照设计规则编写的。在DRC执行过程中，计算机会自动对照查验图形和出错条件。 关于出错输出语句，可以在其中列出出错单元的名称(Cell Name)及层次(layName)，并写成：OUTPUT CellNa
20、me layName。,2019/1/14,集成电路设计基础,63,版图验证,例: （1）EXTT POLYCON DIFF LT 0.7 OUTPUT E105 44这一句意味着当多晶硅与扩散区包含时，在沿宽度方向的边缘内外间距小于0.7m时出错，其中T更强调了在间距等于0时也出错。“出错输出”在指定44层上给出单元E105一个错误标志。（2）WIDTH CON LT 0.6 OUTPUT E53A 44 这一句意味着接触孔宽度0.6m小于出错，“出错输出”在指定44层上给出单元E53A一个错误标志。,2019/1/14,集成电路设计基础,64,版图验证,版图的电学验证（ERC） 除违反设计
21、规则而造成的图形尺寸错误外，常还会发生电学错误，如电源、地、某些输入或输出端的连接错误。这就需要用ERC检验步骤来加以防范。为了进行ERC的验证，首先应在版图中将各有关电学节点做出定义。如将电源、接地点、输入端、输出端分别给出“节点名”。,2019/1/14,集成电路设计基础,65,版图验证,ERC检查的主要错误有如下几种： 节点开路。 短路。 接触孔浮孔。 特定区域未接触。 不合理的元器件节点数（或扇出数）,2019/1/14,集成电路设计基础,66,版图验证,版图参数提取（LPE） 对已设计的版图提取各种器件、它们的连接关系以及各种寄生电容和电阻，这实质上是自动地建立一种模型。提取各参数后
22、，可以进行如下工作： 作为电特性检验的基础，利用这些参数将版图还原成电路图，并与原始电路图比较，以便更严格地查找错误。,2019/1/14,集成电路设计基础,67,版图参数提取（LPE）,(2)将提取出的器件及连接关系和寄生参量等作为电路模拟的输入数据，再次进行电路模拟，以估计寄生参量对电路性能的影响。 (3)如果是用自动设计方法制成的版图，从单元库中调用已检验过的单元，所以只需提取连接线关系及连线的分布电容和电阻，进行整个电路的检验即可。,2019/1/14,集成电路设计基础,68,版图验证,电路图与版图一致性检查（LVS）电路图与版图一致性检查（LVS）从版图中提取的电路同原电路相比较，其方法通常是将两者的网表进行对比。这一工作量是很大的。为了减小对比工作量，应增大对比的单元结构。如可对较大的单元结构MOS多种逻辑门及其他组合进行比较。比较的结果，可以是完全一致或两者不全一致。设计者应对所示的错误进行必要的版图修改。,2019/1/14,集成电路设计基础,69,下次课：第6章 集成无源器件及SPICE模型,6.1 引言 6.2 薄层集成电阻器 6.3 有源电阻 6.4 集成电容器 6.5 电感 6.6 互连线 6.7 传输线,2019/1/14,集成电路设计基础,70,本节结束（170）,谢谢！,2019/1/14,集成电路设计基础,71,
