1、,第7章 基本门电路和组合逻辑电路,基本要求：,1.掌握基本门电路的逻辑功能、逻辑符号、真 值表和逻辑表达式。 2.会用逻辑代数的基本运算法则化简逻辑函数； 3.会分析和设计简单的组合逻辑电路； 4.了解加法器、编码器、译码器等常用组合逻辑 电路的工作原理。,第7章 基本门电路和组合逻辑电路,1 晶体管的开关特性,1.1 模拟信号,模拟信号：随时间连续变化的信号,1 晶体管的开关特性,处理模拟信号的电路称为模拟电路。如整流电路、放大电路等，注重研究的是输入和输出信号间的大小及相位关系。,在模拟电路中，晶体管三极管通常工作在放大区。,1.2 脉冲信号,是一种跃变信号，并且持续时间短暂。,尖顶波,
2、矩形波,1 晶体管的开关特性,处理数字信号的电路称为数字电路，它注重研究的是输入、输出信号之间的逻辑关系。,在数字电路中，晶体管一般工作在截止区和饱和区，起开关的作用。,正脉冲,负脉冲,1 晶体管的开关特性,脉冲信号的部分参数：,实际矩形波,tr ：脉冲上升沿,T ：脉冲周期,tf ：脉冲下降沿,tp：脉冲宽度,1 晶体管的开关特性,1.3 二极管的开关特性,相当于 开关闭合,3V,0V,3V,0V,相当于 开关断开,1 晶体管的开关特性,1.4 三极管的开关特性,3V,0V,uO 0,相当于 开关断开,相当于 开关闭合,uO UCC,3V,0V,2 基本逻辑运算与逻辑门电路,逻辑门电路是数字
3、电路中最基本的逻辑元件。 “门”是一种开关，按照一定的条件去控制信号的通过或不通过。 门电路的输入和输出之间存在一定的逻辑关系(因果关系)，故门电路又称为逻辑门电路。,基本逻辑关系为“与”、“或”、“非”三种。,逻辑门电路,2 基本逻辑运算与逻辑门电路,如：开关断开、灯不亮用逻辑 “0”表示，开关闭合、灯亮用逻辑“1”表示。,逻辑表达式： Y = A B,“与”逻辑关系是指当决定某事件的条件全部具备时，该事件才发生。,2.1 “与”逻辑关系,0,1,0,B,Y,A,真值表,2 基本逻辑运算与逻辑门电路,2.2 “或”逻辑关系,“或”逻辑关系是指当决定某事件的条件之一具备时，该事件就发生。,逻辑
4、表达式： Y = A + B,真值表,1,1,1,0,2 基本逻辑运算与逻辑门电路,2.3 “非”逻辑关系,“非”逻辑关系是否定或相反的意思。,Y,220V,A,+,-,R,2 基本逻辑运算与逻辑门电路,由电子电路实现逻辑运算时，它的输入和输出信号都是用电位（或称电平）的高低表示的。高电平和低电平都不是一个固定的数值，而是有一定的变化范围。,门电路是用以实现逻辑关系的电子电路，与前面所讲过的基本逻辑关系相对应。,门电路主要有：与门、或门、非门、与非门、或非门、异或门等。,门电路,电平的高低一般用“1”和“0”两种状态区别，若规定高电平为“1”，低电平为“0”则称为正逻辑。反之则称为负逻辑。若无
5、特殊说明，均采用正逻辑。,1,0,高电平,低电平,2 基本逻辑运算与逻辑门电路,2.1 二极管“与” 门电路,输入A、B、C全为高电平“1”，输出 Y 为“1”。,输入A、B、C不全为“1”，输出 Y 为“0”。,0V,0V,3V,2 基本逻辑运算与逻辑门电路,即：有“0”出“0”，全“1”出“1”,2 基本逻辑运算与逻辑门电路,2.2 二极管“或” 门电路,0V,3V,3V,输入A、B、C有一个为“1”，输出 Y 为“1”。,输入A、B、C全为低电平“0”，输出 Y 为“0”。,2 基本逻辑运算与逻辑门电路,即：有“1”出“1”，全“0”出“0”,2 基本逻辑运算与逻辑门电路,2.3 三极管
6、“非” 门电路,“0”,“1”,“0”,“1”,2 基本逻辑运算与逻辑门电路,2.4 基本逻辑门电路的组合,（1）“与非”门电路,有“0”出“1”，全“1”出“0”,2 基本逻辑运算与逻辑门电路,（2）“或非”门电路,有“1”出“0”，全“0”出“1”,2 基本逻辑运算与逻辑门电路,例：根据输入波形画出输出波形。,A,B,有“0”出“0”，全“1”出“1”,有“1”出“1”，全“0”出“0”,&,A,练习,P179：7-1，7-2,复习：2 基本逻辑运算与逻辑门电路,2.1 二极管“与” 门电路,输入A、B、C全为高电平“1”，输出 Y 为“1”。,输入A、B、C不全为“1”，输出 Y 为“0
7、”。,0V,0V,3V,电平的高低一般用“1”和“0”两种状态区别，若规定高电平为“1”，低电平为“0”则称为正逻辑。反之则称为负逻辑。若无特殊说明，均采用正逻辑。,1,0,高电平,低电平,即：见“0”出“0”，全“1”出“1”,2 基本逻辑运算与逻辑门电路,2.2 二极管“或” 门电路,0V,3V,3V,输入A、B、C有一个为“1”，输出 Y 为“1”。,输入A、B、C全为低电平“0”，输出 Y 为“0”。,即：有“1”出“1”，全“0”出“0”,2.3 三极管“非” 门电路,“0”,“1”,“0”,“1”,2.4 基本逻辑门电路的组合,（1）“与非”门电路,有“0”出“1”，全“1”出“0
8、”,（2）“或非”门电路,有“1”出“0”，全“0”出“1”,2 基本逻辑运算与逻辑门电路,例：根据输入波形画出输出波形。,A,B,有“0”出“0”，全“1”出“1”,有“1”出“1”，全“0”出“0”,&,A,3 逻辑代数及其运算规律,逻辑代数（又称布尔代数），是分析设计逻辑电路的数学工具。虽然它和普通代数一样也用字母表示变量，但变量的取值只有“0”，“1”两种，分别称为逻辑“0”和逻辑“1”。这里“0”和“1”并不表示数量的大小，而是表示两种相互对立的逻辑状态。,逻辑代数所表示的是逻辑关系，而不是数量关系。这是它与普通代数的本质区别。,3.1 逻辑代数运算法则,3.1.1 常量与变量的关系
9、,自等律,0-1律,重叠律,还原律,互补律,3 逻辑代数及其运算规律,3.1.2 逻辑代数的基本运算法则,交换律,普通代数 不适用,结合律,分配律,证:,A+1=1,反演律,列状态表证明：,对偶关系：将某逻辑表达式中的与( )换成或 (+)，或(+)换成与( )，得到一个新的逻辑表达式，即为原逻辑式的对偶式。若原逻辑恒等式成立，则其对偶式也成立。,证明：,A+AB = A,3.2 逻辑函数的表示方法,例：有一T形走廊，在相会处有一路灯，在进入走廊的A、B、C三地各有控制开关，都能独立进行控制。任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。设A、B、C代表三个开关（输入
10、变量）；Y代表灯（输出变量）。,1. 列逻辑状态表,各组合之间 是“或”关系,2. 逻辑式,反之，也可由逻辑式列出状态表。,根据逻辑式画出卡诺图,将逻辑式中的最小项分别用“1”填入对应的小方格。,如:,注意：如果逻辑式不是由最小项构成，一般应先化为最小项，再填写。,3. 卡诺图,4.逻辑图,3.3 逻辑函数的化简,例1：,化简,1.应用逻辑代数运算法则化简,（1）并项法,（2）配项法,例3：,化简,（3）加项法(常用方法),（4）吸收法,吸收,例5：,化简,吸收,吸收,吸收,吸收,2.应用卡诺图化简,卡诺图:将表示最小项的小方格按照相邻原则排 列起来的方块图。,（1）最小项： 对于n输入变量有
11、2n种组合, 其相应的乘积项也有2n个，则每一个乘积项就称为一个最小项。其特点是每个输入变量均在其中以原变量和反变量形式出现一次，且仅一次。,如：三个变量，有8种组合，最小项就是8个，卡 诺图也相应有8个小方格。,在卡诺图的行和列分别标出变量及其状态。,卡诺图是由美国工程师卡诺(Karnaugh)提出的一种描述逻辑函数的特殊方法。这种方法是将n个变量的逻辑函数填入一个矩形或正方形的二维空间即一个平面中，把矩形或正方形划分成2n个小方格，这些小方格分别代表n个变量逻辑函数的2n个最小项，每个最小项占一格，几何相邻或处在对称位置上的小方格所表示的最小项是逻辑相邻项。,构成卡诺图的原则是： n变量的
12、卡诺图有2n个小方块（最小项）； 最小项排列规则：几何相邻的必须逻辑相邻。 逻辑相邻：两个最小项,只有一个变量的形式不同,其余的都相同。逻辑相邻的最小项可以合并。几何相邻的含义： 一是相邻紧挨的；二是相对任一行或一列的两头；三是相重对折起来后位置相重。,（2）卡诺图的特点几何相邻对应着逻辑相邻逻辑相邻对于两个最小项，组成它们的变量中，只有一个不同，其余都相同,（2）三变量卡诺图,（1）二变量卡诺图,卡诺图的结构,仔细观察可以发现，卡诺图具有很强的相邻性： （1）直观相邻性，只要小方格在几何位置上相邻（不管上下左右），它代表的最小项在逻辑上一定是相邻的。 （2）对边相邻性，即与中心轴对称的左右两
13、边和上下两边的小方格也具有相邻性。,( 3)应用卡诺图化简逻辑函数,解：,(a)将取值为“1”的相邻小方格圈成圈，,(b)所圈取值为“1”的相邻小方格的个数应为2n，(n=0,1,2),解：,三个圈最小项分别为：,合并最小项,写出简化逻辑式,卡诺图化简法：保留一个圈内最小项的相同变量，而消去相反变量。,解：,写出简化逻辑式,多余,例2. 应用卡诺图化简逻辑函数,(1),(2),作业,P180： 7-7,(2)应用“与非”门构成“或”门电路,(1) 应用“与非”门构成“与”门电路,由逻辑代数运算法则：,由逻辑代数运算法则：,3.4 用 “与非”门构成基本门电路,(3) 应用“与非”门构成“非”门
14、电路,(4) 用“与非”门构成“或非”门,由逻辑代数运算法则：,4 组合逻辑电路的分析和设计,组合逻辑电路：任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。,组合逻辑电路框图,4 组合逻辑电路的分析和设计,4.1 组合逻辑电路的分析,(1) 由逻辑图写出输出端的逻辑表达式,(2) 运用逻辑代数化简或变换,(3) 列逻辑状态表,(4) 分析逻辑功能,已知逻辑电路,确定,逻辑功能,分析步骤：,4 组合逻辑电路的分析和设计,例1：分析下图的逻辑功能,(1) 写出逻辑表达式,4 组合逻辑电路的分析和设计,(2) 应用逻辑代数化简,反演律,反演律,4 组合逻辑电路的分析和设
15、计,(3) 列逻辑状态表,逻辑式,4 组合逻辑电路的分析和设计,(1) 写出逻辑式,例2：分析下图的逻辑功能,.,化简,4 组合逻辑电路的分析和设计,(2) 列逻辑状态表,(3) 分析逻辑功能 输入相同输出为“1”,输入相异输出为“0”,称为“判一致电路”(“同或门”) ,可用于判断各输入端的状态是否相同。,逻辑式,4 组合逻辑电路的分析和设计,例3：分析下图的逻辑功能,Y,&,&,1,.,B,A,&,C,1,0,1,A,设：C=1,封锁,打开,选通A信号,B,Y,&,&,1,.,B,A,&,C,0,1,1,设：C=0,封锁,选通B信号,打开,4 组合逻辑电路的分析和设计,4.2 组合逻辑电路
16、的设计,设计步骤如下：,例1 设计一个三变量奇偶检验器。要求: 当输入变量A、B、C中有奇数个同时为“1” 时，输出为“1”，否则为 “0”。用“与非”门实现。,(1)根据逻辑要求列真值表,(2) 写出逻辑表达式,取 Y=“1” 列逻辑式:,在一种组合中，各输入变量之间是“与”关系,各组合之间是“或”关系,(3) 用“与非”门构成逻辑电路,(4) 逻辑图,Y,C,B,A,0,1,0,1,0,4.2 组合逻辑电路的设计,例2: 某工厂有A、B、C三个车间和一个自备电站，站内有两台发电机G1和G2。G1的容量是G2的两倍。如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，
17、如果三个车间同时开工，则G1和 G2均需运行。试画出控制G1和 G2运行的逻辑图。,设：A、B、C分别表示三个车间的开工状态：开工为“1”，不开工为“0”；G1和 G2运行为“1”，不运行为“0”。,(1) 根据逻辑要求列状态表,首先假设逻辑变量、逻辑函数取“0”、“1”的含义。,逻辑要求：如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和 G2均需运行。,开工,“1”,不开工,“0”,运行,“1”,不运行,“0”,(1) 根据逻辑要求列状态表,(2) 由状态表写出逻辑式,(3) 化简逻辑式可得：,4 组合逻辑电路的分析和设计,(4) 用
18、“与非”门构成逻辑电路,(5) 画出逻辑图,4 组合逻辑电路的分析和设计,例3：设计一个三人(A、B、C)表决电路。每人有一按键，如果赞同，按键，表示“1”；如不赞同，不按键，表示 “0”。表决结果用指示灯表示，多数赞同，灯亮为“1”，反之灯不亮为“0”。,(1) 列逻辑状态表,(2) 写出逻辑表达式,4 组合逻辑电路的分析和设计,(3) 用“与非”门构成逻辑电路,C,本章作业,P179：7-1，7-2P180：7-7，7-8，7-11, 7-12,用“与非”门设计一个表决电路。当四个输入端 中 有三个或四个为“1”时，输出端才为“1”；否则，输出为零。,解：,测试：,2） 写出逻辑表达式；,
19、3）简化和变换逻辑表达式；,1）根据题意可列出真值表；,4）画出逻辑电路图。,3）简化和变换逻辑表达式,L = AB+AC+BC,4）画出逻辑电路图。,7.5加法器,在数字电路中，为了把电路的两个状态 (“1”态和“0”态)与数码对应起来，采用二进制。,二进制：0，1两个数码，“逢二进一”。,加法器: 实现二进制加法运算的电路,进位,不考虑低位 来的进位,要考虑低位 来的进位,5.加法器,1 半加器,逻辑符号：,半加器：,半加：实现两个一位二进制数相加，不考虑来自低位的进位。,5.加法器,半加器逻辑状态表,逻辑表达式,5.加法器,2 全加器,全加：实现两个一位二进制数相加，且考虑来自低位的进位
20、。,全加器：,逻辑符号,5.加法器,(1) 列逻辑状态表,(2) 写出逻辑式,5.加法器,5.加法器,3 四位串行加法器,优点：电路简单，缺点速度慢。,6.编码器和译码器,1 编码器,把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。 具有编码功能的逻辑电路称为编码器。,n 位二进制代码有 2n 种组合，可以表示 2n 个信息。,要表示N个信息所需的二进制代码应满足 2n N,6.编码器和译码器,二进制编码器,将输入信号编成二进制代码的电路。,6.编码器和译码器,例：设计一个编码器，满足以下要求： (1) 将 I0、I1、I7 8个信号编成二进制代码。 (2) 编码器每次只能对一
21、个信号进行编码，不允许两个或两个以上的信号同时有效。 (3) 设输入信号高电平有效。,(1) 分析要求：输入有8个信号，即 N=8，根据 2n N 的关系，即 n=3，即输出为三位二进制代码。,6.编码器和译码器,(2)列编码表,6.编码器和译码器,(3) 写出逻辑式并转换成“与非”式,Y2 = I4 + I5 + I6 +I7,Y1 = I2+I3+I6+I7,Y0 = I1+ I3+ I5+ I7,6.编码器和译码器,(4)画出逻辑图,6.编码器和译码器,将十进制数 09 编成二进制代码的电路。,二 十进制编码器,表示十进制数,6.编码器和译码器,列编码表： 四位二进制代码可以表示十六种不
22、同的状态，其中任何十种状态都可以表示09十个数码，最常用的是8421码。,8421BCD码编码表,6.编码器和译码器,写出逻辑式并化成“或非”门和“与非”门,6.编码器和译码器,画出逻辑图,6.编码器和译码器,法二：,6.编码器和译码器,十键8421码编码器的逻辑图,6.编码器和译码器,优先编码器,当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。,即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。,6.编码器和译码器,CT74LS4147 编码器功能表,6.编码器和译码器,2 译码器和数字显示,译码是编码的反
23、过程，它是将代码的组合译成一个特定的输出信号。,二进制译码器,6.编码器和译码器,例：三位二进制译码器（输出高电平有效）,状态表,6.编码器和译码器,写出逻辑表达式,6.编码器和译码器,逻辑图,6.编码器和译码器,例：利用译码器分时将采样数据送入计算机,6.编码器和译码器,总线,译码器工作,工作原理：(以A0A1= 00为例),0,总线,2-4线译码器,A,B,C,D,三态门,三态门,脱离总线,全为“1”,6.编码器和译码器,双 2/4 线译码器,A0、A1是输入端,6.编码器和译码器,CT74LS139型译码器,6.编码器和译码器,集成 3/8线译码器,6.编码器和译码器,二-十进制显示译码
24、器,在数字电路中，常常需要把运算结果用十进制 数显示出来，这就要用显示译码器。,6.编码器和译码器,1 1 0 1 1 0 1,低电平时发光,高电平时发光,6.编码器和译码器,2. 七段译码显示器,6.编码器和译码器,七段显示译码器状态表,6.编码器和译码器,7.多路数据选择器,在数字电路中，当需要进行远距离多路数字传输时，为了减少传输线的数目，发送端常通过一条公共传输线，用多路选择器分时发送数据到接收端，接收端利用多路分配器分时将数据分配给各路接收端，其原理如图所示。,使能端,多路选择器,多路分配器,7.多路数据选择器,数据选择器,从多路数据中选择其中所需要的一路数据输出。,例：四选一数据选择器,输出数据,使能端,7.多路数据选择器,7.多路数据选择器,7.多路数据选择器,由逻辑图写出逻辑表达式,多路选择器广泛应用于多路模拟量的采集及 A/D 转换器中。,7.多路数据选择器,用2片CT74LS153多路选择器选择8路信号,若A2A1A0=010, 输出选中1D2路的数据信号。,A0,A1,A2,7.多路数据选择器,CT74LS151功能表,7.多路数据选择器,用2片CT74LS151型8选1数据选择器构成具有16选1功能的数据选择器,
