1、13.1 分立元件门电路,13.3 CMOS 门电路,13.2 TTL 门电路,第 13 章 门电路和组合逻辑电路,13.4 组合逻辑电路的分析,13.5 加法器,13.6 编码器,13.7 译码器和数字显示,13.8 半导体存储器和可编程逻辑器件,13.9 应用举例,一类称为模拟信号，它是指时间上和数值上的变化都是连续平滑的信号，如图(a)中的正弦信号，处理模拟信号的电路叫做模拟电路。,电子电路中的信号分为两大类：,一类称为数字信号，它 是指时间上和数值上的变化 都是不连续的，如图(b)中 的信号，处理数字信号的电 路称为数字电路。,13.1.1 逻辑门电路的基本概念,13.1 基本门电路及
2、其组合,门电路：实现各种逻辑关系的电路,分析逻辑电路时只用两种相反的工作状态，并用 1 或 0 表示。如开关接通用 1 表示，开关断开用 0 表示。灯亮可用 1 表示，灯灭可用 0 表示。,正逻辑系统：高电位用 1 表示，低电位用 0 表示。,负逻辑系统：高电位用 0 表示，低电位用 1 表示。,13.1.2 分立元件基本逻辑门电路,. 电路,. 工作原理,0V,0V,3V,见 “0” 为“0”； 全 “1” 为“1”,、逻辑关系式：,4、逻辑符号,1、二极管“与”门电路,2、二极管“或门”电路,. 电路,0V,3V,3V,. 工作原理,见 “1” 为“1”； 全 “0” 为“0”,.逻辑关系
3、式：,4、逻辑符号,Y=A+B+C,例：根据输入波形画出输出波形,A,B,Y1: 有“0”出“0”，全“1”出“1”,Y2: 有“1”出“1”，全“0”出“0”,&,A,3、三极管“非” 门电路,“0”,“1”,. 电路,“0”,“1”,.逻辑关系式：,13.1.3 基本逻辑门电路的组合,全 1 出 0，有 0 出 1,1、与非门,2、或非门,有 1 出 0，全 0 出 1,3、与或非门,有 1 出 0，全 0 出 1,+5 V,A B C,T1,R1,R2,T2,T3,T4,T5,R3,R5,R4,Y,T1 等效电路,13.2.1 TTL与非门电路,多发射极晶体管,13.2 TTL 门电路,
4、+5 V,A B C,T1,R1,R2,T2,T3,T4,T5,R3,R5,R4,Y,设: uA= 0.3 V uB= uC= 3.6 V，则 UB1 = 0.3 + 0.7 = 1 V,RL,uY = 5 ube3 ube4 uR2,拉电流,UB1= 1V,uY = 3.6 V,T2 、T5 截止，,T3、 T4 导通，,很小,= 5 0.7 0.7 = 3.6 V,Y = 1,1. 输入不全为 1,+5 V,A B C,T1,R1,R2,T2,T3,T4,T5,R3,R5,R4,Y,设 uA= uB= uC= 3.6 V ，输入端全部是高电平，UB1升高，足以使 T2 、T5 导通，uo
5、= 0.3 V,Y = 0。且UB1= 2.1V，T1 发射结全部反偏。,UC2 = UCE2 + UBE5 = 0.3 + 0.7 = 1 V，使 T3 导通，T4 截止。,灌电流,UB1= 2.1V,UC2= 1V,uY = 0.3V,2. 输入全为 1,TTL 与非门组件就是将若干个与非门电路，经过集成电路工艺制作在同一芯片上。,&,+UC,14 13 12 11 10 9 8,1 2 3 4 5 6 7,地,74LS00,&,&,&,74LS00 组件含有 两个输入端的与 非门四个。,13.2.2 TTL三态输出与非门电路,表示任意态, 0 高阻, 1 高阻,表示任意态,三态门的主要应
6、用,TTL与总线之间接口，实现分时传输,可实现用一条总线分时传送几个不同的数据或控制信号。,13.4 组合逻辑电路的分析,13.4.1 逻辑代数,逻辑代数：按一定逻辑规律进行运算的代数。,逻辑代数不代表数，而是代表两种相互对立的状态。,逻辑代数中的变量称为逻辑变量。它只能取“0”或“1”。,1. 逻辑代数运算法则,基本运算法则：,交换率：,结合率：,分配率：,吸收率：,证：,反演率：,证：,证：,2. 逻辑函数的表示方法,(1) 逻辑状态表,(2) 逻辑式,(1) 常采用与或表达式的形式；,(2) 在状态表中选出使函数值为 1,的变量组合；,(3) 变量值为 1 的写成原变量，为0 的写成反变
7、量，得到其值为 1 的乘积项组合。,(4) 将这些乘积项加起来(逻辑或)得到 “与或”逻辑函数式。,(3) 逻辑图,由逻辑式得到逻辑图,3. 逻辑函数的化简,例 1 应用逻辑代数运算法则化简下列逻辑式：,解,反演,已知组合逻辑电路图，确定它们的逻辑功能。,(2) 对逻辑函数表达式化简或变换；,组合逻辑电路：逻辑电路在某一时刻的输出状态仅由该时刻电路的输入信号所决定。,分析步骤：(1) 根据逻辑图，写出逻辑函数表达式；,(4) 由状态表确定逻辑电路的功能。,(3) 根据最简表达式列出状态表；,13.4.2 组合逻辑电路的分析,例 2 分析下图逻辑电路的功能。,功能：当 A、B 取值不相同时，输出为 1。是异或门。,Y,异或门符号,13.5 加法器,(1) 半加器,C=AB,半加器逻辑电路图,(2) 全加器,低位向本位的进位,本位和,本位向高位的进位,全加器真值表,Si = Ci-1 (Ai Bi),C i = AiBi+Ci-1(Ai Bi),全加器逻辑函数式,同样可推得,Si = Ci-1 (Ai Bi),C i = AiBi+Ci-1(Ai Bi),由2个半加器构成一个全加器,用4个全加器构成一个4 位二进制加法器,74LS83,
