1、13.1 逻辑代数基础,13.2 分立元件门电路,13.3 逻辑代数基本公式,第 13 章 门电路和组合逻辑电路,13.4 组合逻辑电路的分析和设计,13.5 加法器,13.6 编码器,13.7 译码器和数字显示,13.9 应用举例,一类称为模拟信号，它是指时间上和数值上的变化都是连续平滑的信号，如图(a)中的正弦信号，处理模拟信号的电路叫做模拟电路。,电子电路中的信号分为两大类：,一类称为数字信号，它 是指时间上和数值上的变化 都是不连续的，如图(b)中 的信号，处理数字信号的电 路称为数字电路。,一、逻辑代数（布尔代数、开关代数）,逻辑：,事物因果关系的规律,逻辑函数: 逻辑自变量和逻辑结
2、果的关系,逻辑变量取值：0、1 分别代表两种对立的状态,高电平,低电平,真,假,是,非,有,无,1,0,0,1,概 述,13. 1. 1 基本和常用逻辑运算,一、三种基本逻辑运算,1. 与逻辑：,当决定一事件的所有条件都具备时，事件才发生的逻辑关系。,功能表,灭,灭,灭,亮,断,断,断,合,合,断,合,合,与逻辑关系,13.1 逻辑代数的基本概念,真值表,（Truth table）,逻辑函数式,与门（AND gate),逻 辑 符 号,与逻辑的表示方法：,0,0,0,1,0,0,0,1,1,0,1,1,2. 或逻辑：,决定一事件结果的诸条件中，只要有一个或一个以上具备时，事件就会发生的逻辑关系
3、。,或门（OR gate),或逻辑关系,真值表,逻辑函数式,逻 辑 符 号,0,1,1,1,3. 非逻辑：,只要条件具备，事件便不会发生；条件不具备， 事件一定发生的逻辑关系。,真值表,逻辑函数式,逻 辑 符 号,非门（NOT gate),非逻辑关系,1,0,0,1,(1) 与非逻辑(NAND),(2) 或非逻辑(NOR),(3) 与或非逻辑(AND OR INVERT),(真值表略),1,1,1,0,0 0,0 1,1 0,1 1,1,0,0,0,Y1、Y2 的真值表,几种常用的逻辑门,(4) 异或逻辑 (ExclusiveOR),(5) 同或逻辑 (ExclusiveNOR),(异或非),
4、0,1,1,0,0 0,0 1,1 0,1 1,= AB,1,0,0,1,0 0,0 1,1 0,1 1,13. 2. 1 二极管与门和或门,一、二极管与门,3V,0V,符号:,与门（AND gate),UD = 0.7 V,真值表,A B,Y,0 0 0 1 1 0 1 1,0 0 0 1,Y = AB,电压关系表,uA/V,uB/V,uY/V,D1 D2,0 0,0 3,3 0,3 3,导通,导通,0.7,导通,截止,0.7,截止,导通,0.7,导通,导通,3.7,13. 2 分立元器件门电路,一、半导体三极管非门,T 截止,T导通,13. 2. 2 三极管非门（反相器）,饱和导通条件:,
5、T 饱和,因为,所以,电压关系表,uI/V,uO/V,0,5,5,0.3,真值表,0,1,1,0,A,Y,符号,函数式,三极管非门:,A,Y,TTL：（TransistorTransistor Logic）,集成门电路,CMOS： Complementary-Metal-Oxide-Semiconductor,TTL 与非门集成电路举例,&,+UC,14 13 12 11 10 9 8,1 2 3 4 5 6 7,地,74LS00,&,&,&,74LS00 含有 四个两输入与 非门。,+5 V,A B,T1,R1,R2,T2,T3,T4,T5,R3,R5,R4,Y,D,E,UB1= 1 V,E
6、 = 0 时， UB1 = 1 V， T2 、T5 截止；二极管 D 导通，使 UB3 = 1 V。T3、T4 截止，输出端开路(高阻状态)。,UB3= 1 V,TTL 三态输出与非门电路,三态门逻辑符号,E 为控制端且高电平有效，即 E = 1 时，同 TTL 与非门，Y = AB；E = 0 时，输出端为高阻状态。,用三态门接成总线结构,返回,一、电路组成及工作原理,uA,uGSN,uGSP,TN,TP,uY,0 V, UTN, UTP,截止,导通,10 V,10 V, UTN, UTP,导通,截止,0 V,UTN = 2 V,UTP = - 2 V,13. 2.3 CMOS反相器,13.
7、3.1 逻辑代数,逻辑代数中的变量称为逻辑变量。它只能取“0”或“1”。,1. 逻辑代数运算法则,基本运算法则：,13.3 逻辑代数的基本公式,交换率：,结合率：,分配率：,证明：,吸收率：,证：,摩根定理：,(1) 真值表,(2) 逻辑式,(1) 常采用与或表达式的形式；,(2) 在状态表中选出使函数值为 1,的变量组合；,(3) 变量值为 1 的写成原变量，为0 的写成反变量，得到其值为 1 的乘积项组合。,(4) 将这些乘积项加起来(逻辑或)得到 “与或”逻辑函数式。,2. 逻辑函数的表示方法,(3) 逻辑图,由逻辑式得到逻辑图,3. 逻辑函数的化简,例 1 应用逻辑代数运算法则化简下列
8、逻辑式：,解,已知组合逻辑电路图，确定它们的逻辑功能。,(2) 对逻辑函数表达式化简或变换；,组合逻辑电路：逻辑电路在某一时刻的输出状态仅由该时刻电路的输入信号所决定。,分析步骤：(1) 根据逻辑图，写出逻辑函数表达式；,(4) 由状态表确定逻辑电路的功能。,(3) 根据最简表达式列出真值表；,13.4.2 组合逻辑电路的分析,例 1 分析下图逻辑电路的功能。,功能：当 A、B 取值不相同时，输出为 1。是异或门。,Y,异或门符号,返回,一、 设计步骤,逻辑抽象,列真值表,写表达式 化简或变换,画逻辑图,逻辑抽象：,1. 根据因果关系确定输入、输出变量,2. 状态赋值 用 0 和 1 表示信号
9、的不同状态,3. 根据功能要求列出真值表,根据所用元器件(分立元件 或 集成芯片)的情况将函数式进行化简或变换。,化简或变换：,13.4.3 组合电路的基本设计方法,（1）设定变量：,二、 设计举例,例 1 设计一个表决电路，要求输出信号的电平与三个输入信号中的多数电平一致。,解,输入 A、B、C ， 输出 Y,（2）状态赋值：,A、B、C ： 0 表示 输入信号为低电平,Y ： 0 表示 输入信号中多数为低电平,1. 逻辑抽象,A、B、C ： 1 表示 输入信号为高电平,Y ： 1 表示 输入信号中多数为高电平,2. 列真值表,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1
10、0 1,1 1 0,1 1 1,0,0,0,1,0,1,1,1,3. 写输出表达式并化简,最简与或式,最简与非-与非式,4. 画逻辑图, 用与门和或门实现,A,B,Y,C, 用与非门实现,&,13.5.1 半加器,只求本位和，不考虑低位的进位。实现半加操作的电路叫做半加器。,C = AB,半加器逻辑图,半加器逻辑符号,A、B 为两个加数；,C 为向高位的进位；,S 为半加和。,13.5 加法器,被加数、加数以及低位的进位三者相加称为 “全加”，实现全加操作的电路叫做全加器。,Ci-1：来自低位的进位,Ci ：向高位的进位,13.5.2 全加器,全加器逻辑符号,13.5.3 集成全加器,TTL：
11、74LS183,CMOS：C661,双全加器,二、加法器（Adder）,实现多位二进制数相加的电路,1. 4 位串行进位加法器,特点：,电路简单，连接方便,速度低 = 4 tpd,tpd 1位全加器的平均传输延迟时间,3. 3. 1 编码器（Encoder）,编码：,用文字、符号或者数字表示特定对象的过程（用二进制代码表示不同事物）,二进制编码器,二十进制编码器,分类：,普通编码器,优先编码器,2nn,104,或,13. 6 编码器和译码器,一、二进制编码器,用 n 位二进制代码对 N = 2n 个信号进行编码的电路,3 位二进制编码器(8 线- 3 线),简化的编码表,函数式,Y2 = I4
12、 + I5 + I6 + I7,Y1 = I2 + I3+ I6 + I7,Y0 = I1 + I3+ I5 + I7,输 入,输 出,I0 I7 是一组互相排斥的输入变量，任何时刻只能有一个端输入有效信号。,输 入,输 出,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,Y2 Y1 Y0,I0 I1 I2 I3 I4 I5 I6 I7,函数式,逻辑图, 用或门实现, 用与非门实现,优先编码：,允许几个信号同时输入，但只对优先级别最高 的进行编码。优先顺序：I7 I0,编码表,2. 3 位二进制优先编码器,3. 集成 8 线 3 线优先编码器 -
13、 74LS148,芯片禁止工作,芯片正常工作,选通输入控制端,选通输出端,优先扩展输出端,集成 8 线 3 线优先编码器 真值表,输入：逻辑0(低电平）有效,输出：逻辑0(低电平）有效,z z z z z z,编码的逆过程，将二进制代码翻译为原来的含义,一、二进制译码器 (Binary Decoder),输入 n 位二进制代码,如： 2 线 4 线译码器,3 线 8 线译码器,4 线 16 线译码器,输出 m 个 信号 m = 2n,13.7 译码器（Decoder）,1. 3位二进制译码器 ( 3 线 8 线),真值表,函数式,0 0 0 0 0 0 0 1,0 0 0 0 0 0 1 0,
14、0 0 0 0 0 1 0 0,0 0 0 0 1 0 0 0,0 0 0 1 0 0 0 0,0 0 1 0 0 0 0 0,0 1 0 0 0 0 0 0,1 0 0 0 0 0 0 0,3 线 - 8 线译码器逻辑图, 输出低电平有效,工作原理：,2. 集成 3 线 8 线译码器 - 74LS138,引脚排列图,功能示意图,输入选通控制端,芯片禁止工作,芯片正常工作,半导体显示(LED),液晶显示(LCD),共阳极,每字段是一只 发光二极管,数码显示器,0 0 0 0 0 0 1,1 0 0 1 1 1 1,0 0 1 0 0 1 0,0 0 0 0 1 1 0,1 0 0 1 1 0
15、0,0 1 0 0 1 0 0,0 1 0 0 0 0 0, 低电平驱动,0 0 0 1 1 1 1,0 0 0 0 0 0 0,0 0 0 0 1 0 0,13.7.2 显示译码器,共阴极, 高电平驱动,1 1 1 1 1 1 0,0 1 1 0 0 0 0,1 1 0 1 1 0 1,1 1 1 1 0 0 1,0 1 1 0 0 1 1,1 0 1 1 0 1 1,1 0 1 1 1 1 1,1 1 1 0 0 0 0,1 1 1 1 1 1 1,1 1 1 1 0 1 1,显示译码表 ( 共阴极),集成 显示译码器 - 74LS48,引脚排列图,试灯输入端,动态灭零输入端,灭灯输入端/
16、动态灭零输出端,用于测试数码管的好坏,用于消隐无效的零,用于显示多位时数码管的连接,应用练习 用二 - 十进制编码器、译码器、发光二极管七段显示器，组成一个 1 位数码显示电路。当 0 9 十个输入端中某一个接地时，显示相应数码。选择合适的器件，画出连线图。,解,作 业,P39913.4.7，13.4.8P40013.4.12，13.4.16,1,1,1,1,1,KA,1 k,M,DL,+12 V,+12 V,220 V,D,KA,T1,T2,HL,1 k,A,B,C,D,正常工作时，ABCD = 1111，T1 导通，M 转动，T2 截止。,0,0,1,13.9.1 故障报警器,13.9 应
17、用举例,例 1 下图所示是一个密码锁控制电路。开锁条件：(1)要拨对密码； (2)将开锁开关 S 闭合。如果以上两个条件都得到满足，开锁信号为 1，报警信号为 0，锁打开而不报警。否则开锁信号为 0，报警信号为 1，试分析该电路的密码是多少？,&,1,&,1,&,A,C,Y1,B,D,1,+5 V,R,Y2,开锁信号,报警信号,13.9.2 电子锁,S,13.9.3 水位检测电路,KA,DL,+12 V,+12 V,电动机 控制电路,D,KA,T1,T2,+6 V,U,A,B,C,D,当水箱无水，A D 与 U 端断开，G1 G4 的输入端为低电平，发光二极管微亮。水注满 G4 输出低电平，G5 输出高电平，T1T2 导通，电机停转，并发出报警 。,返回,
