1、10.1 触发器,第10章 时序逻辑电路,10.1 触发器,触发器是最简单、最基本的时序逻辑电路，常用的时序逻辑电路寄存器、计数器等，通常都是由各类触发器构成的。 触发器有两个稳定的状态：“0”状态和“1状态； 不同的输入情况下，它可以被置成0状态或1状态； 当输入信号消失后，所置成的状态能够保持不变。 根据上述触发器的特征可知，触发器可以记忆1位二值信号。根据逻辑功能的不同，触发器可以分为基本的RS触发器、时钟控制的RS触发器、JK触发器、 D触发器、T触发器等；按照触发方式的不同，又可分为电位触发器和边沿触发器。,一、RS触发器 1.基本RS触发器 由两个与非门交叉连接构成的基本RS触发器
2、。逻辑图、逻辑符号如下图。,直接复位或直接置0端。 R 即 Reset,工作原理,工作原理及逻辑功能,0,1,1,1 1,0,触发器被置 0,1,0,0,1 1,1,触发器被置 1,G1 门输出,G2 门输出,当 RD 和 SD 同时由 0 变 1 时，翻转快的门输出变为0，另一个不得翻转。输出状态可能为 0，也可能为 1，即输出状态不定。因此，这种情况禁用。,特性表,触发器的逻辑功能可以用真值表表示，即触发器次态和原态关系表。次态：指触发器在输入信号变化后的状态，用 Qn+1 表示。原态：指触发器在输入信号变化前的状态，用 Qn 表示。,与非门组成的基本 RS 触发器真值表,以逻辑表达式的形
3、式表示触发器的逻辑功能称为触发器的特性方程。可以直接根据真值表列出，化简即可得到。由于基本RS触发器不允许同时输入低电平，因此附加一个约束条件。状态图是状态转换图的简称。状态图是一种有向图，用圆圈表示时序逻辑电路的各种状态，用箭头表示状态转换方向，箭头旁边标注出状态转换的条件。,时序图即触发器的工作波形图，它是描述触发器功能的又一种形式。,2. 钟控RS触发器 实际工作中，触发器的工作状态不仅要由触发输入信号决定，而且要求按照一定的节拍工作。为此，需要增加一个时钟控制端 CP。 Clock Pulse，它是一串周期和脉宽一定的矩形脉冲。 具有时钟脉冲控制的触发器称为时钟触发器，又称钟控触发器。
4、,工作原理: CP = 0 时，G3G4被封锁，输入信号 R,S不起作用。基本 RS 触发器的输入均为 1，触发器状态保持不变。,CP = 1 时，G3、G4解除封锁，将输入信号 R 和 S 取非后送至基本RS 触发器的输入端。,电路结构与工作原理,钟控RS触发器真值表,&,G2,&,&,&,CP=1,1,1,次态不确定,G1,G4,G3,基本RS触发器真值表,简化的真值表,逻辑符号,特性方程：,Qn+1 = S + R Qn,S R= 0 约束条件,CP,R,S,Q,使输出全为1,次态不定,引入CP作为触发器状态翻转的控制信号后，多个触发器可以在统一的时钟脉冲下协调工作。,S1，R0,S R
5、0,0,1,S0，R1,S 0 R ,钟控RS触发器采用电位触发方式，在CP=1期间，若R和S发生多次变化，输出将随之发生多次翻转，称为“空翻”现象。若触发器出现了“空翻”，就无法确切的判定触发器的状态了。触发器的使用也会因此而受到限制。,为了确保数字系统可靠地工作，要求触发器来一个CP最多翻转一次，即避免“空翻”现象。为此，人们研制出CP时钟脉冲的下降沿或上升沿为有效控制时刻的触发器。 二、JK触发器 J、K是两个输入端。 JK触发器的功能:,下降沿触发,J=K=0时：,Qn+1= Qn,保持原态,J=K=1 时：,来一个脉冲翻转一次,具有计数功能。,J=0，K=1时：,Qn+1=0,Qn+
6、1=1,J=1，K=0时：,输出与J的状态一致,规律：高变低不变，一高一低随J变。,JK触发器的特性方程：,3.D触发器 D触发器只有一个触发输入端D端，通常为边沿结构。左下图给出了一上升沿有效的D触发器的逻辑符号，CP时钟脉冲引线上靠近方框的地方没有小圆圈，表示了这种上升沿有效的控制边沿。D触发器的次态只取决于时钟脉冲触发边沿到来前输入端D的状态，功能真值表如下图。D触发器输出和输入之间的关系为：在时钟脉冲CP作用下，D为0，则输出Q为0；D为1，则输出Q为1。D触发器具有置0和置1两种功能，是一种锁存功能（把信号暂存以维持某种电平状态）。,状态方程为：输出端的状态不一定会随输入端的状态变化
7、而变化，只有在有锁存信号时输入的状态被保存到输出，直到下一个锁存信号。,D1,D1,0,1,D0,D 0,4.T触发器 T触发器也只有一个触发输入端T端，其逻辑功能比较简单，在时钟脉冲CP作用下，当T=0时，触发器的状态保持不变；当T=1时，触发器的状态翻转，具有计数功能。事实上，只要将JK触发器的J, K端连接在一起作为T端，就构成了T触发器，因此不必专门设计定型的T触发器产品。下图给出了T触发器的逻辑符号和真值表和状态图。T触发器的特性方程为：,例：将下降沿有效的JK触发器转换成计数功能触发器，画出其逻辑图，并画出4个CP时钟脉冲时Q端的输出波形(设Q初始状态为0态)，说明Q端输出波形与时钟输入端CP脉冲的关系。 解：由JK触发器的逻辑功能可知:当J=K=1时， 为计数功能，画出相应的逻辑图和波形图。,可见，Q端输出波形是CP时钟脉冲输入波形的二分频，所以一个计数功能的触发器也是一个二分频器。 作业：P212四,
