1、第三章 CMOS集成电路使用特点,由于CMOS电路抗浪涌电压和大电流冲击的能力较TTL电路为低；输入端具有高阻抗；阈值电平与TTL电路不同等特点 基于上述几点原因，在应用CMOS集成电路时，电路设计应注意以下几个方面的问题： 输入端和输出端保护；电源；线路板设计；抗干扰与抗静电；温度；与TTL电路的接口等 这些问题有的是基于安全原因，有的是基于信号处理或二者兼而有之。,输入端与输出端保护,输入端处理：（防浪涌与抗干扰） 由于CMOS电路输入阻抗高，当输入端处于悬空状态时，易受各种干扰信号的影响使其输出端的逻辑状态不稳定，甚至会导致可控硅效应的产生。因此，对不使用的输入端要通过电阻（数十K）接地
2、或接电源。 从其他电子装置向CMOS电路输入信号时，为保险起见，可在CMOS输入端加限流电阻（K级或百）。 在输出端加限流电阻基于同样原因 当电源电压VDD5V时，限流电阻可以省略,电源和去耦,供应TTL电路的电源同样可以应用于CMOS电路 CMOS电路组成的系统大多应用于便携式设备。所以要考虑降低功耗的措施：（P39） 降耗措施可以归结为：降频；减少电容（包括分布电容）；改善输入信号波形。 电源必须采取去耦以消除电源噪声。措施为在正负极加电容。由于大容量电容器对交流信号呈现较小的容抗，把它并联在电源两端，可以大大减小电压瞬变噪声。,对于有效的电源去耦，去耦电容器对最小的电压变化必须提供电流尖
3、峰在持续时间所需要的电荷。可由下式确定去耦电容器的近似值。最小的去耦电容取决于可能允许的电压尖峰脉冲，通常限制在400mV。 用陶瓷电容器去耦是最理想的，因为它的串联电感非常低。,线路板设计（一）,1、电源分配 电源分配网络的印刷电路板上必须有良好的接地线，通常使用的梳形地线可能产生问题。在图2-7中，IC1的输出端驱动IC2的输入端，IC3的输出端驱动IC4的输入端，两个驱动电路没有耦合，相互之间应该不存在串音。但是由于IC1和IC3共同地线（图中画斜线的区域），当IC1的输出状态转换时，在IC3的地线上可能产生尖峰信号。该尖峰信号经过IC3和IC4的信号连接传输到IC4，使IC4的输出产生
4、错误的转换。,地线处理,图 在印刷板上接地,应避免使用如图的跳线把器件的地线或VDD管脚连接到印刷电路板，因为连线电感会在输出端之间产生耦合。一个稳妥的解决办法是用多层印刷电路板，可以用单独的一层作为VDD面或GND面，使电源可以直接接到集成电路的电源脚。在VDD层和GND层之间固有的电容将会降低高频噪声的振幅，这种电容耦合具有不存在电感效应的明显优点，其作用像一个分立的去耦电容器。,线路板设计（二）,对于热插拔设备，CMOS电路要求：连接时必须先接通电源后输入信号；断开时必须先断开信号后断开电源。以防止CMOS电路损坏。,数据信号,VDD,GND,插拔方向,抗干扰与防静电,对于使用同样电源电
5、压来说，CMOS的抗干扰容限电压范围比任何的IC都优。但CMOS输入阻抗高，这是易接受电磁干扰的主要原因。因此，可采取如下措施解决干扰故障，对任何IC应用也适用。 1、采取抗干扰措施 （1）实际所需工作速度不高（如机电控制等应用），可在输入端、输出端各加接地积分电容器50200pF，降低开关速度，低速低频工作还有利于减小耗电。 （2）输入端并接电阻1M以下来降低输入阻抗，该电阻值越小则抗电磁干扰性越高。 （3）强化电源去耦，去耦电容器用钽电容器或钛电容器等。 （4）消除机械开关、继电器抖动产生的振荡振铃干扰，采取屏蔽隔离、远距离安装等措施。 （5）输入级加接施密特整形电路，可去除振幅不太大的干
6、扰。有些CMOS IC输入内部没有施密特整形电路，就不宜直接输入变化过慢的波形，否则不仅输入级功耗电流增大，而且在电平过渡区易受小幅度脉冲干扰。 （6）电源进线安装滤波器，却除通过电源线串入的干扰。 （7）远离大电流机械开关接点，这类接点常会产生强大的干扰脉冲，常以无线辐射形式产生干扰。应同时采用隔离屏蔽，采用绞合线或屏蔽线作为连接线。 （8）避免输入线与输出线平行、靠近，连线尽量短。 （9）注意地线布局，尽量采用多根地线将各部分分别独立连接至一点电源低阻接地点（即一点接地法），尤其是大电流接地线更必须单独引至电源滤波去耦接地点。 （10）设计组合逻辑电路时，应注意组合各路信号的各自开关延时。
7、不同的开关延时会在组合结果中产生不希望有的杂波干扰，以致引起误动作。（组合冒险）,温度影响,温度升高对CMOS电路有害无益。不但性能指标下降；安全指标同样下降。 必须采取有力措施降低设备温度。 散热措施可以看出产品设计的精密程度与成本投入。,CMOS集成电路的接口,高速CMOS与LSTTL集成电路在速度、逻辑功能、管脚排列和扇出等许多方面的一致性，使高速CMOS集成电路成为LSTTL最佳的代用品。高速CMOS逻辑系列的问世也给电子系统设计人员提供了更大的选择余地，可以根据系统设计的需要，从速度、复杂性和功能等方面选择某一种合适的逻辑系列，或者从几种逻辑系列中取出最好的器件，再把它们组装在一起。
8、在这种不同逻辑系列器件混合使用的系统中，就会出现不同逻辑系列的接口问题。因此，高速CMOS集成电路与其他逻辑系列接口或者与非标准电平接口，就成为应用中一个重要的问题。 逻辑器件接口时主要应注意电平匹配和扇出能力两个问题，但是这两者都必须与器件的电源电压结合起来考虑才有意义。因此通常根据器件工作的电源电压把逻辑接口分为两类：电源电压相同的接口和电源电压不同的接口。,一、电源电压相同的接口,1、高速CMOS与TTL的接口 高速CMOS集成电路的HC型，其工作电源电压为26V，HCT型为5V，而TTL的电源电压也是5V，因而两种系列可以在相同的5V电源电压下接口。连接时，又可分为以下两种具体情况：
9、(1)TTL输出驱动高速CMOS 在电源电压为5V时，TTL输出高电平也不会超过3.5V。如果在TTL的输出端有负载，或者晶体管Q2的集电极有漏电，在电阻R1上将会产生压降，使输出高电平降低。在最坏情况下标准TTL输出高电平的 最小值为2.4V，LSTTL输出高电平的最小值为2.7V。因此标准TTL输出高电平的范围为2.43.5V，LSTTL为2.73.5V。,TTL、CMOS电路的输入、输出特性参数,HC型高速CMOS集成电路的输入高、低电平范围为电源电压的30%。当VCC=5V时，其高电平输入范围为3.55V，低电平输入范围为01.5V。 这里讨论的TTL输出驱动高速CMOS是指HC型，驱
10、动HCT型器件的情况将在后面介绍。将TTL的输出电平范围和74HC的输入电平范围进行比较，可以看出低电平匹配而高电平不匹配（不必考虑扇出能力）。为了用TTL输出驱动74HC输入，有两种解决方法：,A. 在TTL输出端与VCC之间加接上拉电阻，如图2-29所示。这样可以使TTL的输出高电平升高到接近电源电压，以实现与74HC电路兼容。电阻值要由下式求出：式中n是TTL驱动74HC的门数（扇动数）。,图 LSTTL与HC器件接口,B.用HCT型器件接口.HCT作为和HC的接口器件 开发74HCT型器件的目的之一是把它作为高速CMOS和TTL的接口器件使用。HCT型的输入结构和HC型有一些差别，两者
11、的输入电平范围也不同。当电源电压为5V时，HCT器件输入高电平的最小值为2V，输入低电平最大值为0.8V，与TTL输出电平完全兼容，因此TTL输出可以直接和HCT器件的输入连接而不需要外接上拉电阻，然后再由HCT器件的输出驱动HC器件的输入，如图2-21所示。 用HCT器件接口避免了上拉电阻的缺点，是TTL与HC器件接口的最佳选择。,(2)高速CMOS输出驱动TTL输入 在5V电源电压下，74HC/HCT的输出电平和LSTTL的输入电平如下： 74HC/HCT （输出） LSTTL（输入） Volmax=0.1V Vilmax=0.8V Vohmin=4.9V Vihmin=2V 可见这些电平
12、是兼容的，高速CMOS可以直接驱动TTL。这种接口的唯一限制是高速CMOS的扇出能力。如图2-22所示，当LSTTL的输入为低电平时，从VCC通过R1和D2向高速CMOS的输出电流为Iil，从表2-1可知LSTTL的Iilmax=400A，74HC标准电路的Iolmax=4mA，可求得扇出数n为：,74HC标准电路的输出可驱动10个LSTTL负载，总线驱动器可驱动15个LSTTL负载。如果需要更大的扇出，可以用几个门并联使用。,HCCMOS并联输出,N个LSTTL负载,2、高速CMOS与4000系列CMOS电路接口 由于这两个系列都是CMOS电路，在使用同一电源时，输入和输出完全兼容，不需要任
13、何接口电路，可以直接连接。又由于两者的输入电流都很小，都不存在扇出限制的问题。 3、高速CMOS与NMOS器件接口 高速CMOS集成电路的速度与LSTTL电路相仿，因而在以NMOS工艺制作的微处理器、存储器以及其他大规模集成电路的系统中，高速CMOS可能取代双极型外围电路，就会出现高速CMOS与NMOS器件的接口问题。对于微处理器和存储器等大规模集成电路，目前还没有确定的输入、输出规范，大多数采用TTL的规范，因此高速CMOS和NMOS器件接口时可产参考高速CMOS与TTL接口原则。和CMOS器件一样，NMOS器件的输入电流也很小，当用高速CMOS输出驱动NMOS时也没有扇动能力的限制。,二、
14、电源电压不同的接口,在很多情况下，需要将工作在不同电源电压下的几种集成电路进行接口，这时必须有电平转换电路实现电平由低到高或高到低的转换。下面讨论几种常用的情况。 TTL的工作电压总是在5V.而CMOS的工作电压范围为：26V。,1、高速CMOS与LSTTL接口 74HC集成电路的电源电压范围为26V，当它在低于5V的电压下工作时（例如4V），与工作于5V的LSTTL的电源电压就不同。在这种情况下，当LSTTL输出驱动74HC器件的输入时，就要使用逻辑电平变换电路74HC4049和4050，它们在低电源电压下将高电压转换成低电压，接口电路如图2-23所示。,图2-23 LSTTL至低压HCMO
15、S,在上述连接时有一种特殊情况，就是TTL电路工作在5V，74HC电路工作在3V。由于3V工作的高速CMOS集成电路的输入和输出是与5V工作的TTL的电路兼容的，这时两种电路可以直接进行接口,2、高速CMOS与4000系列电路接口 4000系列CMOS电路有很宽的电源电压范围，为318V。这时讨论的是指4000系列CMOS电路在高于74HC电源电压下工作时与高速CMOS接口的问题。 （1）高速CMOS输出驱动4000CMOS输入 如图2-25（a）所示，使用HEF4104B低至高电平变换器接口。 （2）4000系列CMOS输出驱动高速CMOS输入一种接口电路如图2-25（b）所示，采用4049
16、/4050或74HC4049/4050实现4000系列CMOS系列与高速CMOS器件接口。由于高速CMOS有高输入阻抗，另一种接口方法是采用图2-25（c）所示的电阻分压器实现高至低电平转换。当然，电阻分压器要消耗一些功率。,4104：低至高电平变换器,4049/4050:高至低电平变换器,图2-25 高速CMOS与4000系列接口方法,3、高速CMOS与ECL10K系列接口 为了实现高速CMOS与ECL10K系列接口，要采用10124ECL转换器实现从ECL输出到高速CMOS输入的连接，用10125TTL转换器将CMOS输出连接至ECL的输入端，接口电路如图2-26所示。要注意这两种转换器是
17、以TTL电平工作的，当用10125对74HC型电路接口时，必须使用上拉电阻R1才能达到由TTL驱动HC器件的电平要求。 另一种方法是使高速CMOS集成电路也在ECL的-5.2V电源下工作。如图2-27所示。这时高速CMOS的输出可以直接连接到ECL的输入。,图2-26 高速CMOS与ECL系列接口,图2-26 高速CMOS与ECL系列接口,图2-27 HCMOS直接驱动ECL,CMOS与非标准电平接口,除了与各种逻辑系列的接口之外，在很多应用中，高速CMOS集成电路需要与非标准输入和输出电平接口，例如工作电源为1224V的工业和汽车系统。图2-28（a）和(b)的电路表示了这些接口的基本方法，
18、（a）为非标准逻辑电平与HC/HCT电路接口，图中电阻分压器R1和R2的阻值取决于驱动电路的输出电压，而C1取决于噪声和速度。（b）为HC/HCT器件与非标准逻辑电平接口，图中R1和R2的阻值由电源电压及晶体管类型决定。（c）为HC/HCT器件与大于VCC的输入电压接口，表示高速CMOS器件与大于VCC的输入电压接口的输入电路结构。,图2-28高速CMOS与非标准电平接口,高速CMOS集成电路较高的输出驱动电流使之可能直接驱动某些外接负载。但是有一些器件，如发光二极管、继电器、螺线管等的工作电流可能超过高速CMOS的驱动能力，达到几十毫安以上的水平，这时高速CMOS集成电路与负载之间最采用晶体管接口的方法。在高速CMOS输出信号控制下，由晶体管提供放大的电流（可以达到几百毫安）去驱动负载工作。图2-29列举了高速CMOS与负载接口的几种方法。图2-29（a）表示经过晶体管驱动外接电源的负载，图2-29(b)表示经过晶体管驱动相同电源的负载，而图2-29（c）为同一电源下高速CMOS直接与负载接口。,图2-29 高速CMOS与负载接口的方法,
