1、內容標題導覽：高功率印刷電路板的十大基本設計要領設計實例結語安全性與不會妨害其它電子設備是設計高功率印刷電路板首要重點，所謂安全性包含電路無燃燒與觸電之虞，此外在相同筐體內不會造成其它電路誤動作，或是妨害其它電子設備的正常動作，也是必需注意的基本要項。有關安全性與對其它電子設備的干擾問題，事實上 UL 規範與 EMC 規範都有詳細的規定，為了符合 UL 與 EMC 的規範因此設計印刷電路板時，必需充分掌握安全規範的各項細節，尤其是噪訊(noise)造成的電路誤動作，造成事後對策非常頻繁的場合，往往是設計印刷 pattern 時未作事前檢討所致。如果電路設計與印刷 pattern 設計分屬不同單
2、位時，電路設計者必需與印刷 pattern 設計者作充分的事前溝通。根據以往的經驗顯示 pattern 設計者一昧依循常識，解讀未作詳細說明的項目時，經常會招致嚴重的設計挫敗。有鑑於此本文要深入探討有關高功率印刷電路板的設計技巧。高功率印刷電路板的十大基本設計要領避免拉伸 pattern，盡量削減多餘銅箔削減多餘銅箔一般認為所謂的 pattern 設計，直覺上祇是單純的 pattern layout，然而設計高功率印刷電路板的 pattern 並非單純的 pattern layout，當電壓施加於電路時，電路板板上的各 pattern 之間的間隔設計，亦即如何削減多餘銅箔才是設計高功率印刷電路
3、板的主要技巧。降低 pattern 阻抗為何不鋪設 pattern 主要目的是要降低 pattern 阻抗(impedance) ，由於削減多餘銅箔可使 pattern 幅寬變粗，銅箔面積變大直流阻抗變小。此外圍繞 pattern 的面積變小，相對的 pattern 的阻抗(impedance)變小，整體而言阻抗可大幅減少。採用粗短 pattern 的設計若與小信號的數位電路比較時，由於高功率印刷電路是以高電壓大電流為對象，所以必需充分掌握電路電流的特性，才能決定 pattern 的幅寬。根據電流實效值計算 pattern 的幅寬根據以往的經驗顯示 pattern 的幅寬每 1mm 的容許電流
4、約為 1A 左右，不過必需注意的是上述經驗值徵適用於電流變化較少的直流電源，類似 switching 電源等電流變化與峰值電流極大的電路，若直接使用上述經驗值就會造成誤動作與效率降低等嚴重後果。由於 switching 電源的電流呈斷續性流入電路，所以電流的實效值會比平均值大，此時必需使用電流的實效值才能決定 pattern 的幅寬。如圖 1 所示的電流波形實效值 IRMSARMS ，根據式(1)計算結果為 0.5ARMS，也就是說 pattern 的幅寬必需大於 0.5mm 。Ip: 峰值電流A 。ton:ON 的時間S 。t:switching 的周期S 。pattern 的幅寬較窄小的場
5、合可加大銅箔厚度，如上所述 pattern 的幅寬每 1mm 的容許電流約為 1A 左右，此時銅箔厚度約為 35m，不過實際上高功率印刷電路的銅箔厚度卻高達 70m，換言之相對於幅寬 1mm 的pattern，容許實效電流等於是 2A 左右。寬幅 pattern 可降低損失由於 switching 電源已經成為提高效率必要元件之一，因此出現許多高效率電路，不過實際上經常因為 pattern設計不當造成電力損失，使的高效率電路無法發揮預期的效果，由此可知 pattern 寬度對防止效率降低具有決定性的影響。pattern 造成的電力損失可由電路的實效電流與 pattern 的直流阻抗求得， pa
6、ttern 的直流阻抗 R 可用下式表示:p:體積阻抗率m 。l:pattern 的長度。a:截面積cm 2 。00C 時銅的體積阻抗率率為 1.5510-8m，100 0C 時為 2.3310-8m，因此 T0C 時銅的體積阻抗率 p 可用下式表示:p=(2.33-1.5)(T/100)+1.5510-8=(0.0068T+1.55)10-8-(3)由上式可知 pattern 越粗大，pattern 的阻抗相對的越小，換言之設計高功率電路時除了必需確保 pattern 之間的間隙(gap)與必要的 pattern 之外，還可以利用蝕刻方式將多餘的 pattern 銅箔去除，如此一來便可有效降
7、低pattern 的阻抗，進而提高高功率電路的效率。注意 pattern 的溫升特性表 1 是 pattern 的溫度分別上升 100C、20 0C、40 0C 時 pattern 的幅寬與容許電流與的依存特性。一般認為設計高功率電路時，溫升不可大於 200C，也就是說 0.1mm 的 pattern 幅寬容許 0.7A 的電流，1.0mm 的pattern 幅寬容許 3A 的電流也因而成為常用的設計參考值。上述式(1)pattern 幅寬為 1.0mm，實際上電流值祇有 1A，因此並未超過常用的安全值。表 1 pattern 的溫度與 pattern 幅寬、容許電流的特性確保 pattern
8、 之間的間隙雖然 pattern 之間的間隙(gap)取決於施加於電路的電壓，不過某些情況標準安全規範並非不完全適用，所謂的安全規範規定的 pattern 之間的間隙與耐電壓，基本上是針對商用電源、絕緣與防止觸電而設的，如果 pattern 之間的間隙太狹窄，耐電壓測試時極易產生 corona 放電，造成絕緣受到破壞。有關耐電壓測試所施加的電壓則必需依循適用的安全規範。表 2 是各種安全規範規劃的 pattern 間隙與耐電壓特性。(b)其它規範 pattern 之間的間隙(mm) 耐電壓2.5 511503 151300電氣用品安全法(日本)5 3014401.59 511252.38 12
9、6250UL(美國)12.7 2514402 511303 131250歐洲規範( 德國 )4 251440(b)其它規範表 2 各種安全規範規範的 pattern 間隙與耐電壓特性相同 pattern，隨著部位差異，電位不盡相同 深入檢討電流造成的電位差異大電流流動部位會因 pattern 的直流阻抗發生電位差，此外類似方形波等站立極為快速的電流流動部位，會因電感(inductance)產生電位差，因此控制電路的 common 電位時，必需避免變化激烈的電流流入處理微小信號的電路 pattern 內。由圖 2(a)的電路圖可知大電流會流入 IC ground 的 pattern 內，如果進行
10、如圖 2(b)1 點連接設計變更，大電流就不會流入 IC ground 的 pattern 內。圖 2 考慮大電流的電路設計方法仔細檢討電流的流動特性return 電流的流動方式雖然理論上阻抗(impedance)越小電流越容易流動，不過該法則卻不完全適用於高功率電路。如圖 3(a)所示的pattern，雖然 return 電流會流入某部位的 gro und pattern 內，不過電流的流動方向卻因電流頻率改變，例如3(b)是直流電的電流的流動方向；圖 3(c)是電流頻率變高時的流動方向，也就是說 return pattern 很細、頻率很高時，如果將 pattern layout 成圖 3
11、(d)所示結構時，阻抗(impedance)就會變得非常小，由此可知任意鋪設直線性 pattern，會使阻抗變大。圖 3 return 電流的流動方式均等分流由於電子設備基於小型化與輕量化等市場要求，因此類似圖 4(a)的電路採用複數個低容量電解電容並列連接設計，相較之下如果是使用圖 4(b)的 pattern 設計時，由於通過 C1 的路徑比通過 C2 路徑的短，所以 C1 的電流會比 C2 的電流大，而且 C1 的電流電流更容易流動。基於 C1 的電流可能會超越容許 ripple 電流等考量，因此採用複數個低容量電解電容並列連接，設計上必需盡量使流通各電容 switching 電流的 pa
12、ttern 長度等長。圖 4(c)是具體設計實例，由圖可知電流通過 C1 的路徑與通過 C2 路徑的路徑長度幾乎相同，所以電流能均勻流通。圖 4 電解電容並列連接的設計噪訊隨著 pattern 的設計改變噪訊的發生機制當頻率很高時會因 pattern 之間的浮遊容量，導致電流流入其它 pattern 以及筐體與 pattern 之間，該電流就是造成傳導噪訊與誤動作的主要原因。雖然基本上噪訊的發生與 pattern 的設計並無直接關連，不過筐體與元件之間也會產生噪訊。需格外注意高阻抗 pattern類似 OP 增幅器的加算點(summing point)等阻抗極高的 pattern，極易受到即使
13、祇有 pA 等級的漏電流影響，因此設計上必需設法避免 OP 增幅器輸入端子的 patt ern 與其它 pattern 交叉。此外 OP 增幅器的輸入端子收容各種遠離輸入阻抗與復歸阻抗等元件的 pattern，因此自然的輸入端子的 pattern 長度會變長，有鑑於此設計上必需盡量將元件設於 OP 增幅器的輸入端子附近，藉此降低 pattern 的長度。pattern 設計不當是誤動作的主要原因許多誤動作是因為同一 pattern 的電位差所造成，尤其是電路圖上看似同一電位，然而實際電路的電位卻有差異，主要原因是 pattern 潛藏許多肉眼無法辨識的配線阻抗 (impedance)等電路定數
14、，使得電路無法依照預期設計動作，因此設計上必需作 1 點連接，藉此避免大電流流入控制電位的 common，同時減少流通大電流 pattern 圍繞面積，也就是說設計 pattern 時詳細檢討 pattern 的阻抗(impedance) ，是降低電路誤動作的最有效對策。Power 電路遠離控制電路Power 電路處理的電力遠大於控制電路，對控制電路而言 Power 電路變成是噪訊發生源，為了降低噪訊對控制電路的影響，所以 Power 電路必需在物理距離上盡量遠離控制電路。不可在元件面設置 pattern 的場合元件的封裝至 pattern 的距離是潛伏性問題例如電解電容的外殻雖然是用絕緣 f
15、ilm 封裝，不過大部份的場合卻無法保證該 film 的絕緣性，因此若在元件面作pattern 配線，當 pattern 與電解電容的端子以及外殻連接時，變成祇有 film 部位是絕緣，而該部位又必需通過UL 規定的耐電壓測試，電壓很低時尚不致構成問題，不過當使用電壓很高時，電解電容的絕緣 film 就會有耐電壓不足的困擾。元件面除外可設置 pattern 的 case為克服上述困擾必需避免在電解電容的下方作元件面 pattern 配線。所謂的高使用電壓也可視為非安全電壓，因此一般認為 UL 安全規範經常會超越 42.4V 尖頭值或是 60V 直流電。分散設置發熱元件大部分的高功率電路元件都會
16、產生大量熱能，因此必需借助 pattern 與散熱器散熱。如果將發熱元件集中在相同部位很容易造成溫升問題，所以理論上希望盡量分散設置發熱元件，然而事實上高功率電路基於低 pattern 阻抗要求，因此經常將元件集中設置，如此一來形成理論與實際相互矛盾的特殊現象，根本解決方法是綜合電路設計條件與散熱條件，依此進行 trade off，再決定 pattern 的 layout 細節。設計實例接著以 Flyback type 電源供應器(S.P.S: Switching Power Supply)為例，具體說明高功率電路 pattern 的layout 技巧。Flyback type 的電源供應器
17、switching FET ON 時，會將能量(energy)儲存於變壓器內(transformer)，FET OFF 時則將能量釋放至 OUTPUT 端。表 3 與圖 5 分別是 Flyback type 電源供應器的概要規格與電路圖。圖 5 Flyback type 電源供應器的電路圖ITEN SPEC輸入電壓 AC95V130V,50Hz/60HzSwitching 頻 40KHz率輸出電壓 +5V5%,最大 4A輸出電流 12V3%,最大 0.3AFlyback type 電源供應器的概要規格電源輸入端( 以下通稱為 1 次端) 與輸出端(以下通稱為 2 次端) 利用高頻變壓器(tra
18、nsf ormer) 絕緣，所以 1 次端與 2 次端的元件以 作區隔分離。本電路的輸出電壓不作復歸，為獲得 IC 的電源因此使補助卷線電壓復歸，所以整體而言能夠輕易作 1 次端與 2 次端的隔離。此外如果基板的端緣很靠近筐體時，1 次端的 pattern 與元件必需從基板端緣配置。圖 6 是合成 pattern 圖，圖 7 與圖 8 分別是元件面的 pattern 圖與銲接面的 pattern 圖。由於本設計例主要目的是以說明為主，所以並不代表電路動作與性能完美無瑕疵。圖 6 switching 電源供應器電路板的合成 pattern圖 7 switching 電源供應器電路板的元件面 pa
19、ttern圖 8 switching 電源供應器電路板的銲接面 pattern有關 Power 電路單元1 次端 pattern 的設計要領由於從 C7端子到 T1 腳架 1(pin 1)、從 T1 的腳架 3(pin 3)到 Q1 腳架 1(pin 1)，從 Q1 腳架(pin 3)通過R10，與另一 C7 端子連接的 pattern 流有大電流，因此 pattern 必需設計成粗短狀，同時盡量減少圍繞面積，其結果如圖 9 所示。2 次端 pattern 的設計要領2 次端 pattern 的設計與上述 1 次端一樣， pattern 必需設計成粗短狀，同時盡量減少圍繞面積，其結果如圖 10
20、所示。圖 9 Power 電路板的 1 次端 pattern圖 10 Power 電路板的 2 次端 pattern也就是說下列 pattern 必需與 1 次端一樣，pattern 必需設計成粗短:T1 的腳架 13(pin 13)以及從腳架 14(pin 14)通過 D10，再與 C8 以及 C9 的端子連接的 pattern。從 C8 以及 C9 的端子與 T1 的腳架 11(pin 11)、腳架 12(pin 12)連接的 pattern。電容並列連接時，需作等長配線設計C8 以及 C9 的連接如圖 4(b)所示，從 T1 觀之端子與端子的合計 pattern 作等長連接，圖 10 是
21、 C8 以及 C9 部分 pattern，外觀上看似單純的 better pattern，不過如果仔細觀察時事實上 pattern 卻如圖 4(b)所示。相關電路盡量集中設置由 D8，R 8，C 12 構成的電路，以及 D9，R 11，C 5 構成的電路統稱為 snubber 電路，因此將 T1 的腳架 1(pin 1)、腳架 3(pin 3)以及 Q1 的 drain 設於 source 附近。實際上電流偵測阻抗會流入 Q1 的 source，因此將 D9，R 11與 R10 連接。設法降低 pattern 的阻抗由於12V 端 C13，C 14 的 pattern 電流很低，因此不需加寬
22、pattern，不過 pattern 圍繞的面積很小，基於降低 pattern 的電感(inductance)等考量，所以將 common 的 pattern 加寬成如圖 10(b)的結構。有關控制電路單元將 ground 當作 better pattern如圖 11(b)所示控制電路單元的 ground 被當作 better pattern 與 R10 作 1 點連接。圖 11 控制電路單元的 pattern控制 IC 周邊的 pattern圖 12 是 UC3844A 的方塊圖，由圖可知 C3 是可以去除過電流檢測電壓噪訊的電容器，因此 C3 盡量設於 U1 腳架3 附近。U 1 的腳架
23、2 是電壓復歸輸入端子，也是 OP 增幅器的加算點，所以從 U1 的腳架 2 延伸的 pattern 必需取最短距離。此外 OP 增幅器的加算點不可與其它 pattern 交叉。本電路的銲接面設有加算點 pattern，同時刻意避免其它 pattern 通過元件面，具體方式如圖 11(a)所示，從 U1 的腳架 8 至 R2 的 pattern 繞過 R4 鋪設。FET 的 gate 電阻 R5 則設於 FET(Q1)附近，D 2，D3 可以保護 驅動輸出電路不受電洞(surge)破壞的二極體因此設於 U1 附近。圖 12 UC3844A 的方塊圖 結語雖然類似 Protel DXP 等 PCB-CAD 設計軟體祇需設定規則(rule) ，便可自動完成電路板的配線 layout 作業，不過事前的規劃檢討與 layout 後的檢查、修正作業，仍需仰賴長年累積的實務經驗與基礎素養，因此本文輔以實際設計實例，具體介紹有關高功率印刷電路板的設計技巧。
