1、信 息 学 院计算机组成原理实验报告学号：104100044 姓名：徐玉妃 班级：计科 10A课程名称： 计算机组成原理 上机内容：算术逻辑运算实验实验性质： 综合性实验 设计性实验 验证实验实验时间: 2012 年 9 月 7 日 实验地点: 睿智 4 号 102 实验设备：ZY15Comp12BB 实验箱 实验报告:(包括目的、方法、原理、结果或实验小节等)。一.实验目的1、掌握简单运算器的组成以及数据传送通路。2、验证运算功能发生器（74LS181）的组合功能二.实验原理 实验中所用的运算器数据通路如图 1-1 所示。其中运算器由两片 74LS181 以并/串形式构成 8 位字长的 AL
2、U。运算器的两个数据输入端分别由两个锁存器（74LS273）锁存，锁存器的输入连至数据总线，数据输入开关（INPUT）用来给出参与运算的数据，并经过一三态门（74LS245）和数据总线相连。运算器的输出经过一个三态门（74LS245）和数据总线相连。数据显示灯已和数据总线（“DATA BUS” ）相连，用来显示数据总线内容。图 1-2 中已将实验需要连接的控制信号用箭头标明（其他实验相同，不再说明） 。其中除 T4 为脉冲信号，其它均为电平控制信号。实验电路中的控制时序信号均已内部连至相应时序信号引出端，进行实验时，还需将S3、S2、S1、S0、Cn、M、LDDR1、LDDR2、ALU_G、S
3、W_G 各电平控制信号与“SWITCH”单元中的二进制数据开关进行跳线连接,其中 ALU_G、SW_G 为低电平有效，LDDR1、LDDR2 为高电平有效。按动微动开关 PULSE，即可获得实验所需的单脉冲。三.实验步骤及注意事项l、按图 1-2 连接实验线路，仔细检查无误后，接通电源。 （图中箭头表示需要接线的地方，接总线和控制信号时要注意高低位一 一对应，可用彩排线的颜色来进行区分）SWITCHLDR12S321S0MCNSW_G S321S0MCNLDR12SW_GALU_G ALU_GSIGNALT4 +PSALUINPUTD0.D7J1接到DAT BUS图 1-2 算术逻辑运算实验接
4、线图2、用 INPUT UNIT 的二进制数据开关向寄存器 DR1 和 DR2 置数，数据开关的内容可以用与开关对应的指示灯来观察，灯亮表示开关量为“1” ，灯灭表示开关量为“0” 。以向 DR1 中置入 11000001（C1H）和向 DR2 中置入01000011（43H）为例，具体操作步骤如下：首先使各个控制电平的初始状态为：CLR=1，LDDR1=0，LDDR2=0，ALU_G=1，SW_G=1，S3 S2 S1 S0 M CN=111111，并将 CONTROL UNIT 的开关 SP05 打在“NORM”状态，然后按下图所示步骤进行。 LDR1=02T4=数 据 开 关（ 101）
5、 寄 存 器 DR1（ 10） 数 据 开 关（ 0101）三 态 门 寄 存 器 DR2（ 0101）LDR1=20T4=SW_G=0打 开上面方括号中的控制电平变化要按照从上到下的顺序来进行，其中 T4 的正脉冲是通过按动一次 CONTROL UNIT 的触动开关 PULSE 来产生的。置数完成以后，检验 DR1 和 DR2 中存的数是否正确，具体操作为：关闭数据输入三态门（SW_G=1） ，打开 ALU输出三态门（ALU_G=0） ，使 ALU 单元的输出结果进入总线。当设置 S3、S2、S1、S0、M、CN 的状态为 111111 时，DATA BUS 单元的指示灯显示 DR1 中的数
6、；而设置成 101011 时，DATA BUS 单元的指示灯显示 DR2 中的数，然后将指示灯的显示值与输入的数据进行对比。3、验证 74LS181 的算术运算和逻辑运算功能（采用正逻辑）74LS181 的功能见表 1-1，可以通过改变 S3 S2 S1 S0 M CN 的组合来实现不同的功能，表中“A”和“B”分别表示参与运算的两个数， “+”表示逻辑或， “加”表示算术求和。表 1-1 74LS181 功能表M=0（算术运算）S3 S2 S1 S0 CN=1 无进位 CN=0 有进位 M=1（逻辑运算）0 0 0 0 F= AF=A 加 1 F= A0 0 0 1 F= BF=（ ）加 1
7、BAF= B0 0 1 0 F= F=（ ）加 1 F=0 0 1 1 F=0 减 1 F=0 F=00 1 0 0 F= 加 F= 加 加 1 F=0 1 0 1 F=（ ）加AF=（ ）加 加 1BAF=0 1 1 0 F= 减 减 1BF= 减 F= BA0 1 1 1 F= 减 1 F= F=1 0 0 0 F= 加 F= 加 加 1 F= 1 0 0 1 F= 加 F= 加 加 1 F=1 0 1 0 F=（ ）加AF=（ ）加 加 1BAF=1 0 1 1 F= 减 1BF= F= AB1 1 0 0 F= 加 F= 加 加 1 F=11 1 0 1 F=（ ）加 F=（ ）加 加
8、 1 F= 1 1 1 0 F=（ ）加F=（ ）加 加 1F=1 1 1 1 F= 减 1AF= AF=通过前面的操作，我们已经向寄存器 DR1 写入 C1H，DR2 写入 43H，即 A=C1H，B=43H。然后改变运算器的控制电平 S3 S2 S1 S0 M CN 的组合，观察运算器的输出，填入表 1-2 中，并和理论值进行比较、验证 74LS181 的功能。表 l-2 运算器功能实验表M=0（算术运算）DR1 DR2 S3 S2 S1 S0 CN=1 无进位 CN=0 有进位 M=1（逻辑运算）C1 43 0 0 0 0 F= F= F=C1 43 0 0 0 1 F= F= F=C1
9、 43 0 0 1 0 F= F= F=C1 43 0 0 1 1 F= F= F=C1 43 0 1 0 0 F= F= F=C1 43 0 1 0 1 F= F= F=C1 43 0 1 1 0 F= F= F=C1 43 0 1 1 1 F= F= F=C1 43 1 0 0 0 F= F= F=C1 43 1 0 0 1 F= F= F=C1 43 1 0 1 0 F= F= F=C1 43 1 0 1 1 F= F= F=C1 43 1 1 0 0 F= F= F=C1 43 1 1 0 1 F= F= F=C1 43 1 1 1 0 F= F= F=C1 43 1 1 1 1 F=
10、 F= F=四、实验结果1、根据实验步骤 1 和 2，置数后 DATA BUS 单元的指示灯显示 DR1 中的数为 C1H,显示 DR2 中的数为 43H。2、运算器功能实验表M=0（算术运算）DR1 DR2 S3 S2 S1 S0CN=1 无进位 CN=0 有进位M=1（逻辑运算）C1 43 0 0 0 0 F=C1 F=C2 F=3EC1 43 0 0 0 1 F=C3 F=C4 F=3CC1 43 0 0 1 0 F=FD F=FE F=02C1 43 0 0 1 1 F=FF F=0 F=0C1 43 0 1 0 0 F=41 F=42 F=BEC1 43 0 1 0 1 F=43 F
11、=44 F=BCC1 43 0 1 1 0 F=70 F=7E F=82C1 43 0 1 1 1 F=7F F=80 F=80C1 43 1 0 0 0 F=02 F=03 F=7FC1 43 1 0 0 1 F=04 F=05 F=7DC1 43 1 0 1 0 F=3E F=3F F=43C1 43 1 0 1 1 F=40 F=41 F=41C1 43 1 1 0 0 F=82 F=83 F=FFC1 43 1 1 0 1 F=84 F=85 F=FDC1 43 1 1 1 0 F=BE F=BF F=C3C1 43 1 1 1 1 F=C0 F=C1 F=C1五、实验小结通过本次实验，掌握了简单运算器的组成以及数据传送通路。以及验证运算功能发生器（74LS181）的组合功能。在此实验中，深入明白了运算器的主要功能是完成算术及逻辑运算，它由 ALU 和若干寄存器组成。ALU 负责执行各种数据运算操作；寄存器用于暂时存放参与运算的数据以及保存运算状态。运算器的核心部分是算术逻辑运算单元。任课教师评语：教师签字： 年 月 日注：每学期至少有一次设计性实验。每学期结束请任课教师按时按量统一交到教学秘书处。
