1、電子電路雜訊對策,達航工業 第二事業部 報告人:陳敬展,內容,電學基本慨念電子電路的動作雜訊現象的產生雜訊對策及方法,電壓,時間,類比與數位信號,電壓,時間,連續變化,H,L,Analog signal,Digital signal,波幅大小隨時間呈連續變化,任意時間的信號都代表有意義的信號,電壓只有在 H 或 L 兩個狀態是有意義的信號,H L 中間範圍是無意義的,VCC,無 意 義,類比與數位電路,輸入和輸出之間呈定量之關係,輸入和輸出之間呈邏輯變化,Analog circuit,Digital circuit,在數位電路內,一旦外部雜訊混入時,則將很難輸出我們原本要的信號,但數位電路忍受
2、雜訊的能力較強,只要是雜訊之影響僅止於 “1” 或 “0”之範圍,那麼仍然不受影響而忠實地重現原來的信號,功率與能量,V,R,I,功率 P = V * I 單位 :瓦特,能量 W = P * t 單位: 仟瓦小時,EX: V=50 I=10A t=5 hr , W=(50*10) * 5= 2.5 kw.hr,參考數據: 1 馬力(HousePower) = 746瓦特,電容器 C,電感器 L,Xc=1/c=1/2fc f , c Xc ,XL=L=2fL f , L XL ,電容與電感的特性,積分與微分電路,v,t,v,t,IN,OUT,IN,OUT,積分電路,微分電路,低通與高通濾波器,f
3、,level,IN,OUT,LC 低通濾波器,f,level,LC 高通濾波器,IN,OUT,阻抗(Impedance),在實際之電子電路內,我們原先視為 0 的電阻之電線及印刷電路基皮之銅箔及 GND 等,在高頻下的等效電阻成份及電感成份不容忽視,在此情況下,必須考慮的是“阻抗”,而非單純的電阻成份,Z= R+(1/c),Z= R+(L),Z= R+(L-(1/ c),R,C,R,L,R,C,L,Impedance: 符號: Z 單位: ,主系統,A/D轉換,感測器,類比信號放大,物理量,微弱信號,在感測器之附近應設法不要拾取到雜訊 在傳送感測器信號之部份要設法不讓雜訊竄入 解決方案: 1.
4、將感測器與感測器放大器合而為一2.感測器本身之半導體晶片內,同時將放大器容納在內,感測器電路,數十 mv,23 v,5v,光元件的特性,光 的一項性質,它不受電磁性雜訊的影響;雜訊本身 和我們所需的信號都是一種電氣信號,他們容易相互作用 而使信號受到雜訊的干擾,如果將我們所需要信號轉換成 光信號,即可擺脫電氣雜訊之干擾.光 的另一項性質,它可拿來作顯示器使用例如: LED,EL常見的光元件有: Photo diode ,Photo transistorPhoto coupler.,光元件電路,+5V,VCC,LED,Photo Coupler,電氣隔離,A系統,B系統,OP 放大器電路,+,V
5、B,VA,VO=R2/R1(VA-VB),VO,V+,V-,Bypass close to OP,OP 差動放大器,R1,R1,R2,R2,旁路電容的作用,+5V,Wire bonding,IC 包裝,IC 的電晶體的 OFFON會對雜散電感產生反電壓: V= - L(di/dt) 所以會造成 +5V 略降,GND略升,ONOFF 則反之,如此升降關係雜訊便傳遞出去了,加上一個小電容在旁邊的話,便可產生充放電的動作,引導雜訊進入 GND,使雜訊不至於擴大,雜散電感,數位 IC 簡介,數位的世界是 0 跟 1 的世界.在數位電路內則(TTL), (C-MOS) . 等系列數位 IC,其基本單位是
6、:閘 (GATE), 數位電路可分為(組合邏輯電路)及(順序邏輯電路)兩種. 組合邏輯電路: 其輸入信號即時出現在輸出端,所以竄入的雜訊會原原本本的出現在輸出端而影響其動作. 順序邏輯電路: 其基本構成元件為正反器 (FLIP FLOP),正反器可說是一單純的記憶電路(memory),只要 CLOCK 不變化,則資料絕對不變化,這表示即使雜訊竄入資料輸入線也不致於影響輸出,但是 CLOCK 線非常容易受到雜訊的影響.,組合與順序邏輯,IN,OUT,D,CK,D,CK,Q,/Q,Q,/Q,S,S,P,P,CK:CLOCK S:SET P:PRESET,資料輸入,時脈輸入,重設,預設,TTL與C-
7、MOS位準,LS-TTL 邏輯位準,C-MOS 邏輯位準,輸入位準,輸出位準,輸入位準,輸出位準,2.0V,0.8V,2.7V,0.5V,3.5V,1.5V,4.95V,0.05V,5V,GND,H,L,TTL與C-MOS 介面(一),vcc,提昇電阻,TTL,C-MOS,3.3K,TTL 輸出端輸出 1時,有可能只有 2.7V,但 C-MOS 輸入卻需要 3.5V 以上,所以有可能 出現間題,解決方案:,TTL與C-MOS 介面(二),TTL 是靠電流來推動的,而 C-MOS 是需靠電壓來推動,另一項容易發生的問題點就是 C-MOS 輸出端輸出 “0”時,無法吸收來自 TTL 的吐出電流,解
8、決方案:,C-MOS,TTL,C-MOS BUFFER,三態閘(tri-state),A,G,vcc,G,A,Y,Y,當 G= 1 時 輸出Y=AG= 0 時 輸出端為高阻抗(容易拾取雜訊),開路集極(open-collector),A,Y,A,Y,A,Y,Pull high,空接狀態,+5V,微電腦電路,X1,X2,Reset,Vcc,GND,CPU,BYPASS,POWER ON,START,數十msec,+,+5V,+5V,ADDRESS BUS,CONTROL BUS,DATA BUS,CLOCK,雜訊竄入電子電路的可能路徑,經由連接電子電路之信號線竄入 經由配線等所形成之靜電容量竄入
9、 經由電纜等所形成之等效變壓器而竄入 經由電源線竄入 IC 內,電源電路,AC 110V,+,+,IN,OUT,GND,7805,DC +5V 1A,+,10u,0.1u,1000u,AC 8V 1.2A,電源變壓器,橋式整流器,三端穩壓器,濾波電容,將 A 區(變壓器,橋式整流器)作成一AC轉接器,再將電源線配線到 B 區(基板上的電源),如此可有效避免 AC 110V 電壓接進入機器內的危險,對電源雜訊的去除十分良好,A,B,電源異常,瞬間停電,電源高次諧波電流,電壓降低,電壓波動,電子電路要正常動作的前提是“穩定精確電壓的電源”, 所以異常的電源也視為一種雜訊,電源線雜訊對策的鐵則,電源
10、電路引線進入電路基板處要連接旁路用電解電容器(過濾較低頻成份) 在電解電容器兩端並聯高頻旁路電路(高頻雜訊對策) 在基板內的各個 IC 的電源端子與 GND 端子間,以最短距離連接旁路電容器,湧浪雜訊(surge noise),Surge absorber,基板,外殼,IC,纜線,高達數千 V,外部雜訊,外部雜訊包括:大電力機器之 ON/OFF ,電擊之衝擊,靜電之放電 湧浪電壓吸收器:又稱“變阻器”,當兩端之電壓較低時,其只有一極小電容量,一旦有很高的電壓加其兩端時,此零件導 通而形同短路,得以將高電壓旁路,不致破壞電路 內之零件,達到保護電路及消除雜訊的目地,地的意義,1. 地 為電路內之
11、信號的電壓基準 2. 地 為信號線之電流的回返路徑 3. 地 為掃除雜訊的排出路徑 4. 面狀之地具有電磁屏蔽之效果,接地要領,1. GND 的配線越短越好,以免形成天線 2. GND 的電阻越低越好,以免電阻成份產生電位差,類比與數位的地,數位電路,類比電路,電路基板,數位 GND,類比 GND,耐雜訊特性最佳之點,類比 IC 對雜訊比較敏感 mv 都可能會影響,所以為避免受到來自數位 IC 的雜訊影響,要把兩者分開並各自集中,甚至各自內部的拉線都不要經過對方類比與數位的地一定要分開,再用單點相接,數位的地在 平常會有幾百 mv 的起伏,這對要求精確的類比 IC 來說,是很嚴重的雜訊,假設一
12、個類比信號,才幾百 mv 而已,那不是 剛好淹沒在數位的地雜訊中了,所以兩邊的地不能相互形成 迴路,但為了共地,仍然要相接,這時採取一個單點路徑連接即可,把這相互雜訊的影響減少到最小,類比與數位的地,雜訊對策專用零件,1.surge absorber :湧浪電壓吸收器 2.EMI beads core: 珠狀鐵心,由鐵心粉作成之圓筒內 穿過導線而成,當高頻成份流過此導線時,鐵粉心將其 予以衰減,如此可防止有害的電磁波雜訊輻射出去 3.EMI 濾波器:如此構成完整的 低通濾波,將竄入信號線內的高頻 成份予以消除 4.RC network:RC 網路內的小電容器 用以吸收瞬態雜訊,而電阻是用來 pull high,如此可提高耐雜訊特性 這是高速之匯流排所不可或缺的 重要零作,THE END,參考書籍: 電子電路雜訊對策 全華 白中和圖解數位 IC 大全 建興 白中和圖解 OP 放大器電路 建宏 鄭振東數位電路設計突破指南 建興 鄭振東介面技術 全華 郭宏益感謝您的參與! 請多指較 e-mail: .tw,
