1、3 逻辑门电路,3.1 MOS逻辑门电路 3.2 TTL逻辑门电路 *3.3 射极耦合逻辑门电路 *3.4 砷化镓逻辑门电路 3.5 逻辑描述中的几个问题 3.6 逻辑门电路使用中的几个实际问题 * 3.7 用VerilogHDL描述逻辑门电路,教学基本要求： 1、了解半导体器件的开关特性。 2、熟练掌握基本逻辑门（与、或、与非、或非、异或门）、三态门、OD门（OC门）和传输门的逻辑功能。 3、学会门电路逻辑功能分析方法。 4、掌握逻辑门的主要参数及在应用中的接口问题。,3. 逻辑门电路,3.1 MOS逻辑门,3.1.1 数字集成电路简介,3.1.2 逻辑门的一般特性,3.1.3 MOS开关及
2、其等效电路,3.1.4 CMOS反相器,3.1.5 CMOS逻辑门电路,3.1.6 CMOS漏极开路门和三态输出门电路,3.1.7 CMOS传输门,3.1.8 CMOS逻辑门电路的技术参数,1 、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。,2、 逻辑门电路的分类,二极管门电路,三极管门电路,TTL门电路,MOS门电路,PMOS门,CMOS门,分立门电路,NMOS门,3.1.1 数字集成电路简介,TTL:Transistor-to-Transistor Logic,CMOS:Complementary Metal Oxide Semiconductor,1.CMOS集成电路: 广泛应用于
3、超大规模、甚大规模集成电路,4000系列,74HC 74HCT,74VHC 74VHCT,速度慢 与TTL不兼容 抗干扰 功耗低 工作电压5V,74LVC 74VAUC,速度加快 与TTL兼容 负载能力强 抗干扰 功耗低 工作电压5V,速度两倍于74HC 与TTL兼容 负载能力强 抗干扰 功耗低 工作电压5V,低(超低)电压 速度更加快 与TTL兼容 负载能力强 抗干扰功耗低 74LVC工作电压3.3V 74VAUC工作电压1.8V,74系列,74LS系列,74AS系列,74ALS,2.TTL 集成电路: 广泛应用于中大规模集成电路,3.1.1 数字集成电路简介,74HC00,74HC05,7
4、4HC27,74HC32,3.1.2 逻辑门电路的一般特性,1. 输入和输出的高、低电平,输出高电平的下限值VOH(min),输入低电平的上限值 VIL(max),输入高电平的下限值 VIL(min),输出低电平的上限值VOH(max),VNH 当前级门输出高电平的最小 值时允许负向噪声电压的最大值。,负载门输入高电平时的噪声容限：,VNL 当前级门输出低电平的最大 值时允许正向噪声电压的最大值,负载门输入低电平时的噪声容限：,2. 噪声容限,VNH =VOH(min)VIH(min),VNL =VIL(max)VOL(max),在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路
5、的抗干扰能力,例如下图是74HC00二输入与门的直流电气参数表。,3.传输延迟时间,传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。,CMOS电路传输延迟时间,例如下图是74HC00二输入与门的交流电气参数表。,74HC00,4. 功耗,静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流ID与电源电压VDD的乘积。,动态功耗：指的是电路在输出状态转换时的功耗， 对于TTL门电路来说，静态功耗是主要的。 CMOS电路的静态功耗非常低，CMOS门电路有动态功耗。,动态功耗由两部分组成:,CMOS的动态总功耗:,
6、5. 延时功耗积,是速度功耗综合性的指标.延时功耗积，用符号DP表示。,一个逻辑门电路的DP值愈小,表明它的特性愈接近理想情况。,扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。,（a)带拉电流负载,当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。,高电平扇出数:,扇入数：取决于逻辑门的输入端的个数。,6. 扇入数与扇出数,(b)带灌电流负载,当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起输出低电压VOL的升高。当输出为低电平，并且保证不超过输出低电平的上限值。,例. 74HCT系列与TTL兼容,如果
7、CMOS所带负载为74LS系列的TTL门电路，IOH=IOL=4mA，而IIH=0.02mA，IIL=0.4mA，计算扇出数。,根据上述两种计算,取数值小的为扇出数,即CMOS最多接74LS系列TTL门电路的输入端10个。,高电平扇出数:,低电平扇出数:,各类数字集成电路主要性能参数的比较,3.1.3 MOS开关及其等效电路,：MOS管工作在可变电阻区，输出低电平,: MOS管截止， 输出高电平,当I VT,当I VT,MOS管相当于一个由vGS控制的 无触点开关。,MOS管工作在可变电阻区， 相当于开关“闭合”， 输出为低电平。,MOS管截止， 相当于开关“断开” 输出为高电平。,当输入为低
8、电平时：,当输入为高电平时：,3.1.3 MOS开关及其等效电路,3.1.4 CMOS 反相器,1.工作原理,vi,vGSN,vGSP,TN,TP,vO,0V,0V,-10V,截止,导通,10 V,10 V,10V,0V,导通,截止,0 V,VTN = 2 V,VTP = - 2 V,逻辑图,逻辑表达式,G,P沟道MOS管输出特性曲线坐标变换,输入高电平时的工作情况,输入低电平时的工作情况,作图分析：,2. 电压传输特性和电流传输特性,VTN,电压传输特性,3.CMOS反相器的工作速度,在由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。平均延迟时间：10 ns。,带电容负载,与非门
9、,1.CMOS 与非门,(a)电路结构,(b)工作原理,VTN = 2 V,VTP = - 2 V,N输入的与非门的电路?,3.1.5 CMOS 逻辑门,00,01,10,11,或非门,2.CMOS 或非门,VTN = 2 V,VTP = - 2 V,N输入的或非门的电路的结构?,3. 异或门电路,=AB,4.输入保护电路和缓冲电路,采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性。,（1）输入端保护电路:,(1) 0 vI VDD + vDF,(2) vI VDD + vDF,二极管导通电压：vDF,(3) vI - vDF,当输入电压不在正常电压范围时,二极管导
10、通，限制了电容两端电压的增加,保护了输入电路。,D1、D2截止,D1导通, D2截止,vG = VDD + vDF,D2导通, D1截止,vG = - vDF,RS和MOS管的栅极电容组成积分网络，使输入信号的过冲电压延迟且衰减后到栅极。,D2 -分布式二极管(iD大),（2）CMOS逻辑门的缓冲电路,输入、输出端加了反相器作为缓冲电路，使得逻辑门的输入、输出特性不因内部逻辑的不同而发生变化。,但注意：电路的逻辑功能也发生了变化。增加了缓冲器后的逻辑功能为与非功能,1.CMOS漏极开路门,1）CMOS漏极开路门的提出,输出短接，在一定情况下会产生低阻通路，大电流有可能导致器件的损毁，并且无法确
11、定输出是高电平还是低电平。,3.1.6 CMOS漏极开路（OD）门和三态输出门电路,0,1,1,1,0,0,（2）漏极开路门的结构与逻辑符号,(c) 可以实现线与功能;,电路,逻辑符号,(b)与非逻辑不变,漏极开路门输出连接,(a)工作时必须外接电源和电阻;,(2) 上拉电阻对OD门动态性能的影响,Rp的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快。但功耗大,且可能使输出电流超过允许的最大值IOL(max） 。,电路带电容负载,Rp的值大，可保证输出电流不能超过允许的最大值IOL(max）、功耗小。但负载电容的充电时间常数亦愈大，开关速度因而愈慢。,最不利的情况： 只有一个 OD门导
12、通，,为保证低电平输出OD门的输出电流不能超过允许的最大值 IOL(max)且VO=VOL(max） ，RP不能太小。,当VO=VOL,IIL(total),当VO=VOH,为使得高电平不低于规定的VIH的最小值，则Rp的选择不能过大。Rp的最大值Rp(max) ：,2.三态(TSL)输出门电路,1,0,0,1,1,截止,导通,1,0,0,截止,导通,0,1,0,截止,截止,X,1,逻辑功能：高电平有效的同相逻辑门,0,1,3.1.7 CMOS传输门(双向模拟开关),1. CMOS传输门电路,电路,逻辑符号,2、CMOS传输门电路的工作原理,设TP:|VTP|=2V， TN:VTN=2 I的变
13、化范围为5V到+5V。,5V,+5V,5V到+5V,GSN VTN, TN截止,GSP=5V (-5V到+5V)=(10到0)V,开关断开，不能转送信号,GSN= -5V (5V到+5V)=(0到-10)V,GSP0, TP截止,+5V,5V,GSP= 5V (3V+5V) =2V 10V,GSN=5V (5V+3V)=(102)V,b、I=3V5V,GSNVTN, TN导通,a、I=5V3V,TN导通，TP导通,C、I=3V3V,传输门组成的数据选择器,C=0,TG1导通, TG2断开 L=X,TG2导通, TG1断开 L=Y,C=1,传输门的应用,CMOS逻辑集成器件发展使它的技术参数从总
14、体上来说已经达到或者超过TTL器件的水平。CMOS器件的功耗低、扇出数大，噪声容限大，静态功耗小，动态功耗随频率的增加而增加。,3.1.8 CMOS逻辑门电路的技术参数,CMOS门电路各系列的性能比较,3.2 TTL逻辑门,3.2.1 BJT的开关特性,3.2.2 基本BJT反相器的动态特性,3.2.3 TTL反相器的基本电路,3.2.4 TTL逻辑门电路,3.2.5 集电极开路门和三态门,3.2.6 BiMOS门电路,3.2 TTL逻辑门,3.2.1 BJT的开关特性,iB0，iC0，vOVCEVCC，c、e极之间近似于开路,vI=0V时:,iB0，iC0，vOVCE0.2V，c、e极之间近
15、似于短路,vI=5V时:,iCICS,很小，约为数百欧，相当于开关闭合,可变,很大，约为数百千欧，相当于开关断开,c、e间等效内阻,VCES 0.20.3 V,VCEVCCiCRc,VCEO VCC,管压降,且不随iB增加而增加,ic iB,iC 0,集电极电流,发射结和集电结均为正偏,发射结正偏，集电结反偏,发射结和集电结均为反偏,偏置情况,工作特点,iB ,iB0,条件,饱 和,放 大,截 止,工作状态,BJT的开关条件,0 iB ,2. BJT的开关时间,从截止到导通 开通时间ton(=td+tr),从导通到截止 关闭时间toff(= ts+tf),BJT饱和与截止两种状态的相 互转换需
16、要一定的时间才能完成。,CL的充、放电过程均需经历一定 的时间，必然会增加输出电压O波 形的上升时间和下降时间，导致基 本的BJT反相器的开关速度不高。,3.2.2基本BJT反相器的动态性能,若带电容负载,故需设计有较快开关速度的实用型TTL门电路。,输出级 T3、D、T4和Rc4构成推拉式的输出级。用于提高开关速度和带负载能力。,中间级T2和电阻Rc2、Re2组成，从T2的集电结和发射极同时输出两个相位相反的信号，作为T3和T4输出级的驱动信号；,输入级,中间级,输出级,3.2.3 TTL反相器的基本电路,1. 电路组成,输入级T1和电阻Rb1组成。用于提高电路的开关速度,2. TTL反相器
17、的工作原理（逻辑关系、性能改善）,（1）当输入为低电平（I = 0.2 V）,T1 深度饱和,T2 、 T3截止，T4 、D导通,（2）当输入为高电平（I = 3.6 V）,T2、T3饱和导通,T1:倒置的放大状态。,T4和D截止。,使输出为低电平. vO=vC3=VCES3=0.2V,逻辑真值表,（3 ）采用输入级以提高工作速度,当TTL反相器I由3.6V变0.2V的瞬间,T2、T3管的状态变化滞后于T1管，仍处于导通状态。,T1管Je正偏、Jc反偏， T1工作在放大状态。,T1管射极电流（1+1 ） iB1很快地从T2的基区抽走多余的存储电荷,从而加速了输出由低电平到高电平的转换。,（4）
18、采用推拉式输出级以提高开关速度和带负载能力,当O=0.2V时,当输出为低电平时，T4截止，T3饱和导通，其饱和电流全部用来驱动负载,a)带负载能力,当O=3.6V时,O由低到高电平跳变的瞬间，CL充电，其时间常数很小使输出波形上升沿陡直。而当O由高变低后， CL很快放电，输出波形的下降沿也很好。,T3截止，T4组成的电压跟随器的输出电阻很小，输出高电平稳定，带负载能力也较强。,输出端接负载电容CL时，,b)输出级对提高开关速度的作用,1. TTL与非门电路,多发射极BJT,3.2.4 TTL逻辑门电路,TTL与非门电路的工作原理,任一输入端为低电平时:,TTL与非门各级工作状态,当全部输入端为
19、高电平时：,输出低电平,输出高电平,2. TTL或非门,若A、B中有一个为高电平:,若A、B均为低电平:,T2A和T2B均将截止， T3截止。 T4和D饱和， 输出为高电平。,T2A或T2B将饱和， T3饱和，T4截止， 输出为低电平。,逻辑表达式,vOH,vOL,输出为低电平的逻辑门输出级的损坏,3.2.5 集电极开路门和三态门电路,1.集电极开路门电路,a） 集电极开路与非门电路,b） 使用时的外电路连接,C） 逻辑功能,OC门输出端连接实现线与,2. 三态与非门(TSL ),当EN= 3.6V时,三态与非门真值表,当EN= 0.2V时,特点:功耗低、速度快、驱动力强,3.2.6 BiCM
20、OS门电路,I为高电平:,MN、M1和T2导通，MP、M2和T1截止，输出O为低电平。,工作原理:,M1的导通, 迅速拉走T1的基区存储电荷; M2截止, MN的输出电流全部作为T2管的驱动电流, M1 、 M2加快输出状态的转换.,I为低电平:,MP、M2和T1导通，MN、M1和T2 截止，输出O为高电平。,T2基区的存储电荷通过M2而消散。,M1 、 M2加快输出状态的转换电路的开关速度可得到改善,M1截止，MP的输出 电流全部作为T1的驱动电流。,3.5.1 正负逻辑问题,3.5 逻辑描述中的几个问题,3.5.2 基本逻辑门的等效符号及其应用,3.5.1 正负逻辑问题,1. 正负逻辑的规
21、定,正逻辑,负逻辑,3.5 逻辑描述中的几个问题,正逻辑体制:将高电平用逻辑1表示，低电平用逻辑0表示,负逻辑体制:将高电平用逻辑0表示，低电平用逻辑1表示,_与非门,采用正逻辑,_或非门,采用负逻辑,与非 或非,2.正负逻辑等效变换,与 或,非 非,3.5.2 基本逻辑门电路的等效符号及其应用,1、 基本逻辑门电路的等效符号,与非门及其等效符号,系统输入信号中，有的是高电平有效，有的是低电平有效。,低电平有效，输入端加小圆圈；高电平有效，输入端不加 小圆圈。,或非门及其等效符号,逻辑门等效符号的应用,利用逻辑门等效符号，可实现对逻辑电路进行变换， 以简化电路，能减少实现电路的门的种类。,en
22、d,控制电路,逻辑门等效符号强调低电平有效,如RE、AL都要求高电平有效，EN高电平有效,3.6 逻辑门电路使用中的几个实际问题,3.6.1 各种门电路之间的接口问题,3.6.2 门电路带负载时的接口问题,1)驱动器件的输出电压必须处在负载器件所要求的输入电压范围，包括高、低电压值（属于电压兼容性的问题）。,在数字电路或系统的设计中，往往将TTL和CMOS两种器件混合使用，以满足工作速度或者功耗指标的要求。由于每种器件的电压和电流参数各不相同，因而在这两种器件连接时，要满足驱动器件和负载器件以下两个条件：,2)驱动器件必须对负载器件提供足够大的拉电流和灌电流（属于门电路的扇出数问题）；,3.6
23、.1 各种门电路之间的接口问题,负载器件所要求的输入电压,VOH(min) VIH(min),VOL(max) VIL(max),灌电流,IIL,IOL,拉电流,IIH,IOH,对负载器件提供足够大的拉电流和灌电流,驱动电路必须能为负载电路提供足够的驱动电流,驱动电路 负载电路,1、）VOH(min) VIH(min),2、）VOL(max) VIL(max),驱动电路必须能为负载电路提供合乎相应标准的高、低电平,2、 CMOS门驱动TTL门,VOH（min)=4.9V VOL(max) =0.1V,TTL门（74系列）： VIH(min) = 2V VIL(max )= 0.8V,IOH（m
24、ax)=-0.51mA,IIH（max)=20A,VOH(min) VIH(min),VOL(max) VIL(max),带拉电流负载,输出、输入电压,带灌电流负载?,CMOS门(4000系列）：,IOL（max)=0.51mA,IIL（max)=-0.4mA，,例 用一个74HC00与非门电路驱动一个74系列TTL反相器和六个74LS系列逻辑门电路。试验算此时的CMOS门电路是否过载？,VOH(min) VIH(min),VOL(max) VIL(max),总的输入电流IIL(total)=1.6mA+60.4mA=4mA,灌电流情况,拉电流情况,74HC00: IOH(max)=4mA 7
25、4系列反相器: IIH(max)=0.04mA 74LS门： IIH(max)=0.02mA,总的输入电流 IIH(total)=0.04mA+60.02mA=0.16mA,74HC00: IOL(max)=4mA 74系列反相器: IIL(max)=1.6mA 74LS门： IIL(max)=0.4mA,驱动电路能为负载电路提供足够的驱动电流,3. TTL门驱动CMOS门(如74HC ）,式2、3、4、都能满足，但式1 VOH(min) VIH(min)不满足,（ IO ：TTL输出级T3截止管的漏电流）,1. 用门电路直接驱动显示器件,3.6.2 门电路带负载时的接口电路,门电路的输入为低
26、电平，输出为高电平时，LED发光,当输入信号为高电平，输出为低电平时,LED发光,解：LED正常发光需要几mA的电流，并且导通时的压降VF为1.6V。根据附录A查得，当VCC=5V时，VOL=0.1V，IOL(max)=4mA， 因此ID取值不能超过4mA。限流电阻的最小值为,例3.6.2 试用74HC04六个CMOS反相器中的一个作为接口电路，使门电路的输入为高电平时，LED导通发光。,2. 机电性负载接口,用各种数字电路来控制机电性系统的功能,而机电系统所需的工作电压和工作电流比较大。要使这些机电系统正常工作，必须扩大驱动电路的输出电流以提高带负载能力，而且必要时要实现电平转移。,如果负载所需的电流不特别大，可以将两个反相器并联作为驱动电路，并联后总的最大负载电流略小于单个门最大负载电流的两倍。,如果负载所需的电流比较大，则需要在数字电路的输出端与负载之间接入一个功率驱动器件。,
