1、数字电路基础,1.1 数字电路概述1.2 计数体制,1.1 数字电路概述,1.1.1 数字信号与数字电路,1.1.2 数字电路的的特点,1.1.3 数字电路的的分类,1.1.1 数字信号与数字电路,模拟信号：在时间上和数值上连续的信号。,模拟信号波形,对模拟信号进行传输、处理的电子线路称为模拟电路。,数字信号：在时间上和数值上不连续的（即离散的）信号。,数字信号波形,对数字信号进行传输、处理的电子线路称为数字电路。,传感器 (温度、压力、流量等模拟量）,A/D,计算机（数字量）,显示器,D/A,执行部件（模拟量控制）,打印机,能够将模拟量转换为数字量的器件称为模数转换器，简称A/D转换器或AD
2、C。,能够将数字量转换为模拟量的器件称为数模转换器，简称D/A转换器或DAC。,ADC和DAC是沟通模拟电路和数字电路的桥梁，也可称之为两者之间的接口.,ADC和DAC的应用：,A/D转换是将模拟信号转换为数字信号，转换过程通过取样、保持、量化和编码四个步骤完成。,模数转换器,一、A/D转换器的基本工作原理,模拟量输入,数字量输出,取样（也称采样）是将时间上连续变化的信号，转换为时间上离散的信号，即将时间上连续变化的模拟量转换为一系列等间隔的脉冲，脉冲的幅度取决于输入模拟量。,1.取样和保持,模数转换器,取样过程,采样脉冲,输入模拟信号,采样输出信号,模拟信号经采样后，得到一系列样值脉冲。采样
3、脉冲宽度一般是很短暂的，在下一个采样脉冲到来之前，应暂时保持所取得的样值脉冲幅度，以便进行转换。因此，在取样电路之后须加保持电路。,模数转换器,在采样脉冲S(t)到来的时间内，VT导通，UI(t)向电容C充电，假定充电时间常数远小于，则有：UO(t)US(t)UI(t)。采样,采样结束，VT截止，而电容C上电压保持充电电压UI(t)不变，直到下一个采样脉冲到来为止。保持,场效应管VT为采样门，电容C为保持电容，运算放大器为跟随器，起缓冲隔离作用。,取样保持电路及输出波形,输入的模拟电压经过取样保持后，得到的是阶梯波。而该阶梯波仍是一个可以连续取值的模拟量，但n位数字量只能表示2n个数值。因此，
4、用数字量来表示连续变化的模拟量时就有一个类似于四舍五入的近似问题。,模数转换器,2.量化和编码,将采样后的样值电平归化到与之接近的离散电平上，这个过程称为量化。指定的离散电平称为量化电平Uq 。用二进制数码来表示各个量化电平的过程称为编码。两个量化电平之间的差值称为量化单位，位数越多，量化等级越细，就越小。取样保持后未量化的Uo值与量化电平Uq值通常是不相等的，其差值称为量化误差，即=Uo-Uq。,量化的方法一般有两种：只舍不入法和有舍有入法。,8.3 模数转换器,1)只舍不入法当Uo的尾数时，舍尾取整。这种方法总为正值，max 。,2)有舍有入法当Uo的尾数/2时，舍尾取整；当Uo的尾数/2
5、时，舍尾入整。这种方法可正可负，但是| max|= /2。可见，它的误差要小。,D/A转换器实质上是一个译码器（解码器）。一般常用的线性D/A转换器，其输出模拟电压uO和输入数字量Dn之间成正比关系。UREF为参考电压。,一、D/A转换器的基本工作原理,数模转换器,D/A转换器是将输入的二进制数字量转换成模拟量，以电压或电流的形式输出。,uODnUREF,1.1.2 数字电路的的特点,（1）数字电路在稳态时，电子器件（如二极管、三极管）处于开关状态，即工作在饱和区和截止区。这和二进制信号的要求是相对应的。因为饱和和截止两种状态的外部表现正是电流的有、无，电压的高、低，这种有和无，高和低相对应的
6、两种状态，分别用1和0两个数码来表示。 （2）数字电路的基本单元电路比较简单，对元件的精度要求不高，允许有较大的误差。因为数字信号的1和0没有任何数量的含义，而只是状态的含义，所以电路工作时只要能可靠地区分1和0两种状态就可以了。因此，数字电路便于集成化、系列化生产。它具有使用方便，可靠性高，价格低廉等优点。,（3）在数字电路中，重点研究的总是输入信号和输出信号之间的逻辑关系，以反映电路的逻辑功能。数字电路的研究可以分为两种，一种是对已有电路分析其逻辑功能，叫做逻辑分析；另一种是按逻辑功能要求设计出满足逻辑功能的电路称为逻辑设计。 （4）由于数字电路工作状态、研究内容与模拟电路不同，所以分析方
7、法也不同。在数字电路中，表示电路功能的方法常常是用真值表、逻辑函数式、卡诺图、特性方程以及状态转换图等。 （5）数字电路能够对数字信号进行各种逻辑运算和算术运算，所以在各种数控装置、智能仪表以及计算机等中得到广泛应用。,1.1.3 数字电路的的分类,（2）按所用器件制作工艺的不同：数字电路可分为双极型（TTL型）和单极型（MOS型）两类。,（3）按照电路的结构和工作原理的不同：数字电路可分为组合逻辑电路和时序逻辑电路两类。组合逻辑电路没有记忆功能，其输出信号只与当时的输入信号有关，而与电路以前的状态无关。时序逻辑电路具有记忆功能，其输出信号不仅和当时的输入信号有关，而且与电路以前的状态有关。,
8、（1）按集成度分类：数字电路可分为小规模（SSI，每片数十器件）、中规模（MSI，每片数百器件）、大规模（LSI，每片数千器件）和超大规模（VLSI，每片器件数目大于1万）数字集成电路。集成电路从应用的角度又可分为通用型和专用型两大类型。,1.2 计数体制,1.2.1 进位计数制,1.2.2 二进制数,1.2.3 八进制数和十六进制数,1.2.4 数制转换,（1）进位制：表示数时，仅用一位数码往往不够用，必须用进位计数的方法组成多位数码。多位数码每一位的构成以及从低位到高位的进位规则称为进位计数制，简称进位制。,（2）基 数：进位制的基数，就是在该进位制中可能用到的数码个数。,（3） 位 权（
9、位的权数）：在某一进位制的数中，每一位的大小都对应着该位上的数码乘上一个固定的数，这个固定的数就是这一位的权数。权数是一个幂。,1.2.1 进位计数制,数码为：09；基数是10。 运算规律：逢十进一，即：9110。 十进制数的权展开式：, , , , ,103、102、101、100称为十进制的权。各数位的权是10的幂。,同样的数码在不同的数位上代表的数值不同。,任意一个十进制数都可以表示为各个数位上的数码与其对应的权的乘积之和，称权展开式。,即：(5555)105103 510251015100,又如：(209.04)10 2102 0101910001014 102,有了基数和位权的概念，
10、对于任一个十进制数N按其位权值展开均可表示为：(N)10 = an-110n-1+an-210n-2+a110+a0100+a-110-1+a-210-2+a-m10-m = ai10i ( 1-1 )式中ai为0-9中任一数码，n和m为正整数，n为整数部分的位数，m为小数部分的位数。那么，对于任意进制数，我们可以写成下式：(N)R =riRi (1-2)式中ri为任意进制中第i位的数码，数码可以是0，1，R-1中任一个，n和m为正整数，n为整数部分的位数，m为小数部分的位数，R为进位基数，Ri为第i位的权值。,本书中常用的进位计数制是十进制（Decimal）、二进制（Binary）、八进制（
11、Octadic）、 十六进制（Hexadecimal）。因此，当基数R为10时，表示十进制数可用（N）10表示。同样二进制数、八进制数、十六进制数可分别用（N）2、（N）8、（N）16表示。,数码为：0、1；基数是2。 运算规律：逢二进一，即：1110。 二进制数的权展开式： 如：(101.01)2 122 0211200211 22 (5.25)10,加法规则：0+0=0，0+1=1，1+0=1，1+1=10 乘法规则：0.0=0， 0.1=0 ，1.0=0，1.1=1,运算规则,各数位的权是的幂,二进制数只有0和1两个数码，它的每一位都可以用电子元件来实现，且运算规则简单，相应的运算电路也
12、容易实现。,1.2.2 二进制数,1.2.3 八进制数和十六进制数,数码为：07；基数是8。 运算规律：逢八进一，即：7110。 八进制数的权展开式： 如：(207.04)10 282 0817800814 82 (135.0625)10,八进制,十六进制,数码为：09、AF；基数是16。 运算规律：逢十六进一，即：F110。 十六进制数的权展开式： 如：(D8.A)2 13161 816010 161(216.625)10,各数位的权是8的幂,各数位的权是16的幂,一般地，N进制需要用到N个数码，基数是N；运算规律为逢N进一。 如果一个N进制数M包含位整数和位小数，即 (an-1 an-2
13、a1 a0 a1 a2 am)2 则该数的权展开式为： (M)2 an-1Nn-1 an-2 Nn-2 a1N1 a0 N0a1 N-1a2 N-2 amN-m 由权展开式很容易将一个N进制数转换为十进制数。,结论,1.2.4 数制转换,（1）二进制数转换为八进制数： 将二进制数由小数点开始，整数部分向左，小数部分向右，每3位分成一组，不够3位补零，则每组二进制数便是一位八进制数。,将N进制数按权展开，即可以转换为十进制数。,1、二进制数与八进制数的相互转换,1 1 0 1 0 1 0 . 0 1,0 0,0, (152.2)8,（2）八进制数转换为二进制数：将每位八进制数用3位二进制数表示。
14、,= 011 111 100 . 010 110,(374.26)8,2、二进制数与十六进制数的相互转换,1 1 1 0 1 0 1 0 0 . 0 1 1,0 0 0,0, (1E8.6)16,= 1010 1111 0100 . 0111 0110,(AF4.76)16,二进制数与十六进制数的相互转换，按照每4位二进制数对应于一位十六进制数进行转换。,3、十进制数转换为二进制数,采用的方法 除基数取余数法、乘基数取整数法 原理：将整数部分和小数部分分别进行转换。整数部分采用除基数取余数法，小数部分采用乘基数取整数法。转换后再合并。,整数部分采用除基数取余数法，先得到的余数为低位，后得到的余
15、数为高位。,小数部分采用乘基数取整数法，先得到的整数为高位，后得到的整数为低位。,所以：(44.375)10(101100.011)2,除基数取余数法、乘基数取整数法，可将十进制 数转换为任意的N进制数。,正逻辑：用高电平表示逻辑1，用低电平表示逻辑0 负逻辑：用低电平表示逻辑1，用高电平表示逻辑0,一、正逻辑与负逻辑,VI控制开关S的断、通情况。 S断开，VO为高电平；S接通，VO为低电平。,二、逻辑电平,实际开关为晶体二极管、三极管以及场效应管等电子器件,8.2逻辑代数基础,逻辑关系：是指某事物的条件（或原因）与结果之间的关系。,1.“与” 逻辑和“与”运算,只有当决定一件事情的条件全部具
16、备之后，这件事情才会发生。我们把这种因果关系称为与逻辑。,实现“与”逻辑关系的运算成为“与”运算。,符号：“”。,电路,如果用二值逻辑0和1来表示，并设1表示开关闭合或灯亮；0表示开关不闭合或灯不亮，得到的表格，称为逻辑真值表。,逻辑函数表达式,与运算规则：输入有0出0，全1出1,当决定一件事情的几个条件中，只要有一个或一个以上条件具备，这件事情就会发生。我们把这种因果关系称为或逻辑。,2.“或”逻辑和“或”运算,0：不闭合 1：闭合,实现“或”逻辑关系的运算成为“或”运算。又称逻辑加运算符号：“”,0：不亮 1：亮,L=A+B,0+0=0 0+1=1 1+0=1 1+1=1,或运算规则：,输
17、入有1出1，全0出0,某事情发生与否，仅取决于一个条件，而且是对该条件的否定。即条件具备时事情不发生；条件不具备时事情才发生。 这种逻辑关系成为“非”逻辑关系,3.“非”逻辑和“非”运算,逻辑函数表达式,逻辑代数的基本运算规则及应用,1.逻辑代数的基本公式,01律,互补律,重叠律,交换律,结合律,分配律,反演律,证明,证,(A+B)(A+C)=AA+AB+AC+BC,=A+AB+AC+BC,AA=A,=A(1+B+C)+BC,含有A的项提取,=A+BC,1+B+C=1,证明：,例83 化简下列逻辑函数,10.1 概述,数字电子电路传输的信号是脉冲信号，它的信号是一种跃变的电压或电流信号，且持续
18、时间极为短暂。图10-1所示的矩形脉冲中，A称为脉冲幅度，tP称为脉冲宽度，T称为脉冲重复周期，每秒交变周数f称为脉冲重复频率，脉冲宽度tP与脉冲周期T之比称为占空比。脉冲开始跃 变的一边称为脉冲前沿，脉 冲结束时跃变的一边称为脉 冲后沿。,8.3 基本逻辑门电路,1、二极管与门电路,当决定某事件的全部条件同时具备时，结果才会发生，这种因果关系叫做与逻辑。 实现与逻辑关系的电路称为与门。,F=AB,与门的逻辑功能可概括为：输入有0，输出为0；输入全1，输出为1。,F=AB,逻辑与（逻辑乘）的运算规则为：,与门的输入端可以有多个。下图为一个三输入与门电路的输入信号A、B、C和输出信号F的波形图。
19、,2、或逻辑和或门电路,在决定某事件的条件中，只要任一条件具备，事件就会发生，这种因果关系叫做或逻辑。 实现或逻辑关系的电路称为或门。,F=A+B,或门的逻辑功能可概括为：输入有1，输出为1；输入全0，输出为0。,F=A+B,逻辑或（逻辑加）的运算规则为：,或门的输入端也可以有多个。下图为一个三输入或门电路的输入信号A、B、C和输出信号F的波形图。,3、非逻辑和非门电路,决定某事件的条件只有一个，当条件出现时事件不发生，而条件不出现时，事件发生，这种因果关系叫做非逻辑。 实现非逻辑关系的电路称为非门，也称反相器。,输入A为高电平1(3V)时，饱和导通，输出F为低电平0（0V)；输入A为低电平0
20、(0V)时，三极管截止，输出F为高电平1（3V)。,逻辑非（逻辑反）的运算规则为：,复合门电路,将与门、或门、非门组合起来，可以构成多种复合门电路。,由与门和非门构成与非门,1. 与非门,与非门的逻辑功能：有0出1；全1出0。,与非门真值表,内含4个两输入端的与非门， 电源线及地线公用。,内含两个4输入端的与非门， 电源线及地线公用。,由或门和非门构成或非门,或非门的逻辑功能：全0出1；有1出0。,或非门真值表,2. 或非门,3. 与或非门,异或门和同或门的逻辑图符号,异或门功能：相异出1；相同出0。,异或门真值表,4. 异或门,同或门真值表,同或门功能：相同出1；相异出0。,5. 同或门,1
21、0.2.2 集电极开路门电路(OC门)两个TTL门的输出端不能直接并接在一起。因当一个门输出为高电平，另一个门输出低电平时，就会有一个很大的电流从截止门流到导通门，不仅会使该导通门的输出低电平抬高；且因功耗过大而损坏。为此专门设计一种输出端可相互连接的特殊TTL门电路集电 极开路门电路。OC门可实现“线与”逻 辑、逻辑电平的转换及总线 传输。,图2 集电极开路门电路,三态输出“与非”门电路(简称三态门)是在“与非”门电路的基础上增加了控制端和控制电路而构成的。它的输出端除出现高、低电平外，还可以出现第三种状态高阻状态。三态门最重要的一个用途是可以实现由一根总线轮流传送多个不 同的数据或控制信号
22、， 还可实现数据双向传 送等。,10.2.3 三态输出“与非”门电路,用一定位数的二进制数来表示十进制数码、字母、符号等信息称为编码。,用以表示十进制数码、字母、符号等信息的一定位数的二进制数称为代码。,数字系统只能识别0和1，怎样才能表示更多的数码、符号、字母呢？用编码可以解决此问题。,二-十进制代码：用4位二进制数b3b2b1b0来表示十进制数中的 0 9 十个数码。简称BCD码。,2421码的权值依次为2、4、2、1；余3码由8421码加0011得到；格雷码是一种循环码，其特点是任何相邻的两个码字，仅有一位代码不同，其它位相同。,用四位自然二进制码中的前十个码字来表示十进制数码，因各位的
23、权值依次为8、4、2、1，故称8421 BCD码。,2、编码,10.3 组合逻辑电路由门电路组合而成，其任何时刻的输出仅与该时刻的输入组合有关，而与原来输出状态无关的电路称为组合逻辑电路。 10.3.1 编码器 用数字、文字和符号来表示某一对象或信号的过程，称为编码。在数字电路中，常采用二进制编码。二进制0和1两个数码，把若干个0和1按一定规律编排起来组成不同的代码(二进制数)来表示某一对象或信号。一位二进制代码有0和1，可以表示两个信号；两位二进制代码有00、01、10、11四种，可以表示四个信号；n位二进制代码有2n种，可以表示2n信号，这种二进制编码在电路上容易实现。,1三位二进制(8线
24、3线)编码器集成8线-3线优先编码器74LS148的外引脚图，如图10.20所示。,表10-4 74LS148功能表 注：表示任意态,2. 二十进制（10线4线）编码器,二十进制编码器是将十进制的十个数码0、1、2、3、4、5、6、7、8、9编成二进制代码的电路。输入09十个数码，输出对应的二进制代码，因2n10，n常取4，故输出为四位二进制代码。这种二进制代码又称二十进制代码，简称BCD码。集成10线4线先编码器为74LS147实现了这种编码，引脚图和逻辑符号如图10-21a、b所示。,逻辑功能表如表10-5所示。,10.3.2 译码器与数字显示译码是将二进制代码作为输入信号，按其编码时的原
25、意转变为对应的输出信号或十进制数码。 1.二进制译码器(1)二进制译码器是一种能把二进制代码的各种输入状态变换为对应输出信号的电路。图10-22所示电路是二位二进制(2线4线)译码器。,状态表，如下表所示,（2）集成二进制译码器 1）三位二进制译码器 图10-23a、b是三位二进制(3线8线)译码器74LS138的引脚图和图形符号。其功能如表10-7所示。,（3线8线）译码器74LS138的功能如表10-7所示。,2） 8421BCD码二-十进制(4线10线) 74LS42译码器该译码器是将8421BCD码进行译码的电路，当输入信号为000010018421BCD码时，输出端 中，对应有一个输
26、出为0，其余为高电平1；当输入10111111时，输出端均处于无效状态，即均悬空，即 全为高电平(自动拒绝伪码功能)。,2.十进制译码显示器在数字仪表、计算机和其他数字系统中，常常需要把测量数据和运算结果用十进制数来显示。这就需用译码显示器把二十进制代码转换成能显示的十进制数。常用的显示器件有半导体数码管、液晶数码管和荧光数码管等。这里只介绍半导体数码管LED。它常采用磷砷化镓做成PN结，当外加下向电压时，就能发出清晰的光。选择不同段的发光，可以显示不同的字形。如当a、b、c、d、e、f、g段全发光时，显示出8；b、c段发光时，显示1等。发光二极管的工作电压为1.53V，工作电流为几毫安到几十
27、毫安，寿命很长。,单个PN结可以封装成一个发光二极管，如图10-25a所示。多个发光二极管可以分段封装成半导体数码器，常将十进制数分成七段，如图10-25b所示。,驱动七段半导体数码管的集成电路有4线7线译码驱动器74LS249，其外引脚图如图10-26所示。图中A3A0为信号输入端，ag为信号输出端。 为试灯(各发光段)输入控制端， 为灭灯输入控制端， 为动态灭灯输入输出控制端。当 1、 1时，根据8421BCD输入的编码，输出数码管相应的各段信号，点亮各段发光管，显示09十个数。其功能如表10-8所示。,4线-7线译码驱动器74LS249功能表,半导体数码管中七个发光二极管有共阴极和共阳极
28、两种接法，如图10-27a、b所示。共阴极数码管中，当某一段接高电平时，该段发光；共阳极数码管中，当某一段接低电平时，该段发光。因此使用哪种数码管一定要与使用的七段译码显示器相配合。,10.3.3 加法器 1.二进制在计数制中，通常采用十进制，它用0、1、2、3、4、56、7、8、9十个数码来表示，并组成一个十进制数。但在数字电路中，为了与电路的两个状态0与1相对应，常采用二进制，它只有0和1，两个数码。二进制是“逢二进一”，即1110，其中0是20位的系数，1是21位的系数，因此可以写作10120020，即二进制是以2为底的计数制。例如（110110）2125124023122121020（
29、54）10这样就将一个二进制数转换为一个十进制数。,由上可见，一个二进制数可以转换为一个十进制数，哪么一个十进制数又如何转换为二进制数呢？它可以采用一种“除2取余”的方法求得。即将一个十进制数不断地除2，直至余数为0，取出每次的余数，然后将最后一次的余数顺序向前推到第一次的余数，排列起来组成一串二进制数，即为转换得到的二进制数。如十进制数54可用如下方法求得它的二进制数。（54）10（110110）2,2.全加器在进行数据运算时，需要对多位二进制数相加，而数字电路中的运算是一位一位进行的。因此需要把某一位的A和B两个待加数相加，还要与来自低位来的进位数CI相加，这样才在本位得到一个和数S，并产
30、生一位向高位的进位数CO。这种加法称为“全加”，实现这种逻辑功能的电路称为全加器。逻辑符号如图10-28所示，其逻辑状态表如表10-10所示。,表10-10 全加器逻辑状态表,为提高运算速度，采用超前进位实现全加，74LS283四位二进制全加器就采用这种全加，其外引脚图和逻辑符号如图10-29a、b所示。该电路中只要分别接上四位二进制的被加数A和加数B，并接入最低位输入数CI0，则可由不得S3、S2、S1、S0得到四位二进制数的和数，并由CO3得到向高位的进位数。,10.3.4数据选择器在数字信号的传送过程中，有时需要从很多个数字信号中将其中一个需要的信号挑选出来，这就要用到选择数据的逻辑电路
31、，叫数据选择器。 图10-30a、b是8选1数据选择器/多路转换器74LS151的引脚图和逻辑符号图。,8选1数据选择器/多路转换器其功能表如表10-11所示。,10.3.5数字比较器在一些数字系统，特别是计算机中经常需要比较两个数字的大小或者是否相等。完成这一功能所设计的逻辑电路称为数字比较器。首先让我们看一下两个一位数A和B相比较的情况。这时有三种结果。(1)AB：只有当A=1、B=0时，语句AB才为真(即AB=1)，可用与门来实现。(2)AB：只有当A=0、B=1时，语句AB才为真(即AB=1)，也可用与门来实现。(3)A=B：只有当A=B=0或A=B=1时，A=B才为真(即A=B=1)，所以可用同或门或者异或非门来实现。,如果要比较两个多位二进制数A和B，则必须自高向低逐位比较。下面我们讨论四位数字比较器74LS85，其引脚图和逻辑符号图如图10-31所示。,四位数字比较器74LS85简化真值表。,
