1、27实验六 组合逻辑电路设计一、实验目的：1、掌握组合逻辑电路的分析与设计方法。2、掌握 SSI 集成门电路的应用。3、掌握 MSI 集成电路译码器与数据选择器的应用。二、预习要求：复习课本中相关内容。 1、根据题意列出输入、输出真值表。2、利用卡诺图化简，写出最简或最合适的逻辑函数表达式。3、利用指定门电路实现逻辑功能。4、画出已设计完成的逻辑电路及实验用的接线图。三、实验内容：1、设计三变量表决电路：要求：画出逻辑电路图，设计相应表格。自拟实验方案，测试电路的逻辑功能是否与设计功能一致。（1）用与非门 74LS00 实现。（2）用译码器（74LS138、74LS20）实现。（3）用数据选择
2、器（74LS151 及 74LS153）实现。2、用异或门 74LS86 和与非门 74LS00 实现全加器电路：要求：画出逻辑电路图，设计相应表格。自拟实验方案，测试电路的逻辑功能是否与设计功能一致。四、实验仪器及元器件数字实验箱、万用表、74LS00、74LS20，74LS86 、74LS138、74LS151 、74LS153、74LS32 等。五、实验报告：画出各部分逻辑电路图、真值表、及列出逻辑表达式，整理实验结果并进行分析，说明组合电路的特点和分析、设计方法。28六、实验用门电路介绍：1、74LS00、74LS20 及 74LS32 管脚及功能本实验所使用的 74LS20（双四输入
3、与非门） 、74LS00 （四二输入与非门）和 74LS32（四 2 输入或门）是一种低功耗肖特基集成TTL 门电路，其及引线功能及排列图如下：ABY ABCDYY = A+B2、74LS138 管脚及功能双排直立式集成 3 线-8 线译码器 74LS138 各引脚排列及功能如图所示。G1 G2A G2B A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 0 X X X X X 1 1 1 1 1 1 1 1 X 1 X X X X 1 1 1 1 1 1 1 1 X X 1 X X X 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 0 0 0 1 1
4、 1 1 1 1 1 0 1 0 1 0 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 0译码器 74138 真值表1 2 3 4 5 6 789101112131474LS001A 1B 2A 2B 2Y GND3Y3A3B4A4BVCC1Y4Y1 2 3 4 5 6 789101112131474LS201A 1B 1C 1D 1Y GND2Y2A2B2C2DVCCNCNCA0A
5、1A2Y1Y0Y2Y3Y4Y5Y6Y7G1G2AG2B29由功能表可知：三个使能端 G1G2AG2B 100 时，八个译码输出都是无效电平，即输出全为高电平“1” ；三个使能端 G1G2AG2B =100 时，译码器八个输出中仅与地址输入对应的一个输出端为有效低电平“0” ，其余输出无效电平“1” ；在使能条件下，每个输出都是地址变量的最小项，考虑到输出低电平有效，输出函数可写成最小项的反，即： 3、74LS151 管脚及功能本实验使用的集成数据选择器 74LS151 为 8 选 1 数据选择器，数据选择端 3 个地址输入 A2A1A0 用于选择 8 个数据输入通道 D7D 0 中对应下标的一
6、个数据输入通道，并实现将该通道输入数据传送到输出端Y（或互补输出端 ） 。74LS151 还有一个低电平有效的使能端 G，以Y便实现扩展应用。74LS151 引脚功能如图和附表所示。使能条件下（G = 0） ，74LS151 的输出可以表示为，其中 mi为地址变量 A2、A 1、A 0 的最小项。只要确定输入数据就能实现相应的逻辑函数，成为逻辑函数发生器。1 2 3 4 5 6 7 89101112131474LS151D3 D2 Y GNDD0VCCD11516Y GA2A1A0D7D6D5D4G A2 A1 A0 Y Y1 X X X 0 10 0 0 0 D0 D00 0 0 1 D1
7、D10 0 1 0 D2 D20 0 1 1 D3 D30 1 0 0 D4 D40 1 0 1 D5 D50 1 1 0 D6 D60 1 1 1 D7 D774151 功能表A0A1A2D0D1D2D3D4D5D6D7YYGYi = G1G2AG2Bmi 0Yiim304、74LS153 管脚及功能74LS153 是双 4 选 1 数据选择器，是在一块集成芯片上有两个 4选 1 数据选择器。两数据选择器共用数选输入 A1A0，无互补输出端。芯片管脚如下图分布，功能如表所示。、 为 两 个 独 立 的 使 能 端 ； A1、 A0为 公 用 的 地 址 输 入 端 ；S121D0 1D3和
8、2D0 2D3分别为两个 4 选 1 数据选择器的数据输入端；1Y、2Y 为两个输出端。1）当使能端 （ ）1 时，数据选择器被禁止，无输出，Y0。S2）当使能端 （ ）0 时，数据选择器正常工作，根据地址码A1A0的状态，将相应的数据 D0D 3送到输出端 Y。如：A 1A000 则选择 DO数据到输出端，即 Y D 0。A1A001 则选择 D1数据到输出端，即 YD 1，其余类推。可用 74LS153、反相器 74LS04 和或门 74LS32 构成 8 选 1 的选择器，如下图所示。5、74LS86 管脚及功能74LS86 是四 2 输入异或门。输 入 输 出SA1 A0 Y1 00
9、0 0 D00 0 1 D10 1 0 D20 1 1 D31 2 3 4 5 6 789101112131474LS861A 1B 2A 2B 2Y GND3Y3A3B4A4BVCC1Y4YY = AB=31实验七 集成触发器一、实验目的1、掌握基本 RS、JK、D 等常用触发器的逻辑功能及其测试方法；2、研究时钟脉冲的触发作用。二、预习要求1、预习教材相关内容，了解触发器功能及时钟边沿。2、确定实验线路连接，画出接线图，拟定实验必要的表格。三、实验内容 1基本 R-S 触发器功能与非门（74LS00）按图连接成基本 RS 触发器，置位端 S 和复位端 R 接 0/1 开关，输出端 Q 和
10、Q 接 LED。改变输入端 R、S 的状态，测试并将测试结果填入下表中。与 RS 触发器真值表比较。2. J-K 触发器逻辑功能测试：（1）测试异步复位端 RD 和异步置位端 SD 的功能。74LS112 触发器的 SD、R D、J 、K 接 0/1 开关，输出端 Q 和接 LED，CP 接手动单脉冲源。按下表要求，在 RD、S D 作用期间Q改变 J、 K、CP 的状态，观察 LED 显示状态，测试并记录 RD、S D对输出状态的控制作用。32（2）J-K 触发器逻辑功能测试： 改变 J、K 的状态，并用 RD、 SD 端对触发器进行异步置位或复位（即设置现态 Qn） 。按下表要求测试其逻辑
11、功能并记录于表中。J K CP Qn Qn+10100 010100 110101 010101 11（3）观察 J-K 触发器分频功能74LS112 按下图接线，J、K 接高电平（1） ，CP 接 2KHz 连续脉冲源，R D、S D 接高电平（1） 。用示波器同时观察并记录 CP、Q端波形，验证 2 分频的功能。333. D 触发器 74LS74 逻辑功能测试：（1）测试异步复位端 RD 和异步置位端 SD 的功能。74LS74 一个触发器的 SD、R D、D 接 0/1 开关，输出端 Q 和 Q接 LED，CP 接手动单脉冲源。按下表要求，在 RD、S D 作用期间改变 D、CP 的状态
12、，观察 LED 显示状态，测试并记录 RD、 SD 对输出状态的控制作用。（2）D 触发器逻辑功能测试： 改变 D 的状态，并用 RD、S D 端对触发器进行异步置位或复位（即设置现态 Qn） 。按下表要求测试其逻辑功能并记录于表中。D CP Qn Qn+10100101011接示波器 CH2接示波器 CH134（3）观察 D 触发器分频功能74LS74 按下图接线，CP 接 2KHz 连续脉冲源，R D、S D 接高电平（1） 。用示波器同时观察并记录 CP、Q 端波形，验证 2 分频的功能。四、实验仪器数字逻辑实验箱，示波器，74LS00 ，74LS112 ，74LS74。五、实验报告要求
13、1RS、 JK、D 触发器功能验证结论。2. 阐述基本 R-S 触发器输出状态“不变”和“不定”的含义。3. 总结 SD、R D 的作用。4说明触发器状态翻转的时钟边沿（即触发方式）和相关结论。5. 触发器的分频作用。六、实验用元件介绍触发器是一种具有记忆功能的二进制存贮器件，是组成各种时序逻辑电路的基本器件之一。就触发器功能而言，有RS、JK、D、T、T触发器。就触发器结构而言，一般有主从、边沿之分。边沿型触发器有较好的抗干扰性能。D 触发器和 JK 触发器都有 TTL 和 CMOS 集成产品。1、基本 RS 触发器可由二个与非门所组成，如图所示，没有单独的集成产品。在相应的置位端（S ）或
14、复位端（R ）加有效电平（信号） ，基本 RS 触发器置位（Q = 1 ）或复位（Q = 0） 。图示与非门组成的基本 RS 触发器，有效触发电平为低电平“0” ，其功能见附表。接示波器 CH2接示波器 CH1352、JK 触发器本试验用 74LS112 是主从型负沿触发双 JK 集成触发器(带预置端和清除端)，其外引线排列及功能见图和附表。JK 触发器具有保持、置数和计数三种功能。由 CP=1 期间 J、K的状态（按真值表）决定 CP 脉冲下跳后触发器状态 Qn+1。即触发器初态和次态按 CP 的下跳沿划分。表中 Qn 是 CP 下跳前触发器状态，称为初态；Q n+1 称为次态。74LS11
15、2 的 S 端、R 端是低电平有效的直接置位端、直接复位端，该 2 引脚信号不受 CP 控制。主从型 JK 触发器的逻辑符号如图所示。3、D 触发器74LS74 是边沿型双 D 触发器，时钟 CP 上跳沿有效，即触发器初态和次态按 CP 的上升沿划分。74LS74 的引脚如图，D 触发器功能见附表，逻辑符号见上右图。C11J1KSDRDQQCPC11DSDRDQQRS 触发器真值表36实验八 集成计数器一、实验目的1、掌握集成计数器构成 N 进制的计数器的连接方法。二、预习要求1熟悉芯片各引脚排列。2弄清构成模长 M 进制计数器的原理。3实验前设计好实验所用电路，画出实验用的接线图。三、实验内
16、容1、设计一模长 M = 60 进制的计数电路。1）用同步连接反馈预置法实现。2）用同步连接反馈清零法实现。2、按设计图连接电路。 CP 接频率为 1Hz 的方波脉冲，各计数器的输出 Q3Q2Q1Q0 接七段 BCD 显示译码器 CD4511 的 DCBA 输入端，CD4511 的输出接七段数码显示器。3、 接通实验箱电源，观察七段数码显示器计数状态的变化过程，并记录该状态循环。四、实验器材37数字逻辑实验箱，74LS160 ，74LS00 ，74LS20。五、实验报告要求1、60 进制计数器的电路设计图、连线图和计数器的测试结果。4、测试过程中出现的问题及解决办法。六、实验用元件介绍1集成计
17、数器 74LS160本实验所用集成芯片为异步清零同步预置四位 8421 码 10 进制加法计数器 74LS161，集成芯片的各功能端如图所示，其功能见附表。74LS160 为异步清零计数器，即 端输入低电平，不受 CP 控RD制，输出端立即全部为“0” ，功能表第一行。74LS160 具有同步预置功能，在 端无效时， 端输入低电平，在时钟共同作用下，RDLCP 上跳后计数器状态等于预置输入 DCBA，即所谓“同步”预置功能（第二行） 。 和 都无效，ET 或 EP 任意一个为低电平，计数器处于保持功能，即输出状态不变。只有四个控制输入都为高电平，计数器（161）实现模 10 加法计数，Q 3
18、Q2 Q1 Q0=1001 时，RCO=1。2构成任意进制计数器（模长 M10）用集成计数器实现 M 进制计数有两种方法，反馈清零法和反馈预置法。图（a）为反馈清零法连接（ 8 进制） ，图（b）为反馈预置零法连接（8 进制） 。（ a ） （ b ）1 2 3 4 5 6 7 89101112131474LS160RD CP D1 GNDEPVCCD01516D2 D3LDETQ3Q2Q1Q0CORD LD ET EP CP D3 D2 D1 D0 Q3 Q2 Q1 Q00 0 0 0 01 0 D C B A D C B A1 1 0 保 持1 1 0 保 持1 1 1 1 计 数74LS
19、160 功能表383集成计数器扩展应用（模长 M10）当计数模长 M 大于 10 时，可用两片以上集成计数器级联触发器来实现。集成计数器可同步连接，也可以异步连接成多位计数器，然后采用反馈清零法或反馈预置法实现给定模长 M 计数。图所示为同步连接反馈清零法（a）及反馈置数法（b）实现模长 48 计数电路原理图。七、其它集成计数器介绍174LS161（同步预置异步复位 4 位二进制加法计数器）74LS161 有与 74LS160 一样的引脚排列和功能，区别在于161 是 16 计数器，Q 3Q2Q1Q0=1111 时，CO=1。274LS190（可预置同步可逆 BCD 计数器）1 2 3 4 5
20、 6 7 89101112131474LS190B QB S GNDQDVCCQA1516U/D QCDCLDCO/BOQCRCPALD S U/D CP QD QC QB QA1 0 0 加计数74LS190 功能表1 0 1 减计数0 x x 预置数1 1 x x 保 持3974LS190 是 BCD 同步加减计数器，并行输出。计数时，时钟 CP 的上升沿有效。CP 端、加/ 减端( )和置数端（ ）都D/UL先经过缓冲，从而降低了这些输入端对驱动信号的要求。附表列出了 74LS190 的主要功能，下面作简要说明。1）预置数：当置数端（ ）为低电平时，数据输入端信号LDA、B、C 、D 将
21、对内部触发器直接置位或复位，结果使QA=A、Q B=B、Q C=C、Q D=D，而与其他控制端的电平无关。2）计数：在允许端 为低电平，置数端无效（ =1）的条件下，SLD若加减输入端 为低电平，则可进行加计数，反之可进行/U减计数。3）禁止计数：当允许端 为高电平时，计数被禁止。值得注意的是，允许端的电平应在 CP 为高电平时发生变化。4）级联：当计数器溢出时，进位/借位输出端（CO/BO ）产生一个宽度为一个 CP 周期的正脉冲，串行时钟端（Q CR）也形成一个宽度等于时钟低电平部分的负脉冲，上述正脉冲或负脉冲的后沿比产生溢出的时钟脉冲上升沿稍微滞后，它们可作为级联信号来用。例如，把两级
22、74LS190 连接为同步计数器，只要将低位计数器的QCR 端连至高位计数器的允许端 。而要把两级计数器连接为异S步计数器，则低位计数器的 QCR 端应和高位计数器的 CP 端相连CO/BO 端可用来完成高速计数的先行进位。374LS90（二五十进制计数器）74LS90 内部有一个二进制计数器，时钟 ，输出 Q0；一ACP个五进制计数器，时钟 ，输出 Q3 Q2 Q1；可异步构成十进制BCP计数器。它有两高电平有效的清零端 R0A、R 0B 和两高电平有效的置 9 端 S9A、S 9B，其功能表如附表所示。当计数脉冲由 输入，Q 0 与 相连时，就构成ACPBCPR0A R0B S9A S9B
23、 CP Q3 Q2 Q1 Q0 1 1 0 x x 0 0 0 0 1 1 x 0 x 0 0 0 0 x x 1 1 x 1 0 0 1 x 0 x 0 计 数 0 x 0 x 计 数 0 x x 0 计 数 x 0 0 x 计 数 74LS90 功能表1 2 3 4 5 6 7891011121314 74LS90CPB R0A NC VCCS9AS9BQ1Q2GNDQ0NCCPA R0B Q3408421BCD 计数器。当计数脉冲由 输入，Q 3 与 相连时，BCPACP则可构成 5421 BCD 计数器。实验九 计数、译码和显示电路设计一一 实验目的1 熟悉计数器、译码器和显示器的使用
24、方法。2 学习简单数字电路的设计和仿真方法。一一 实验仪器1 计算机一台。2 电子电路设计仿真软件 Multisim 2001 三三 实验内容：设计一个六十进制计数、译码和显示电路。1 拟定设计方案，画出原理总框图2 设计各单元电路（计数、译码和显示） 。3 画出六十进制计数、译码和显示总体电路原理图。4 上机仿真调试一一 电路系统框图计数、译码和显示电路系统组成：主要有计数单元、译码和显示电路单元三部分构成。系统框图如下：41一一 预习要求： 1D（或 JK）触发器构成计数器的原理。 2计数器、译码器和七段显示器的工作原理和应用。六 设计总结报告：总结报告包括以下内容：1 实验名称、实验目的
25、及要求。2 设计思想及基本原理分析。3 画出电路原理总框图及总体电路原理图。4 单元电路分析。5 仿真结果及调试过程中所遇到的故障分析。6 电路元件清单。七参考元器件：74LS74、74LS76、7448、7447、74LS49、74LS160、74LS190、74LS90、七段显示译码器42附录 5 数字电路实验基础知识一.实验的基本过程实验的基本过程，应包括确定实验内容，选定最佳的实验方法和实验线路，拟出较好的实验步骤，合理选择仪器设备和元器件，进行连接安装和调试，最后写出完整的实验报告。在进行数字电路实验时，充分掌握和正确利用集成元件及其构成的数字电路独有的特点和规律，可以收到事半功倍的
26、效果，对于完成每一个实验，应做好实验预习，实验记录和实验报告等环节。（一） 实验预习认真预习是做好实验的关键，预习好坏，不仅关系到实验能否顺利进行，而且直接影响实验效果，预习应按本教材的实验预习要求进行，在每次实验前首先要认真复习有关实验的基本原理，掌握有关器件使用方法，对如何着手实验做到心中有数，通过预习还应做好实验前的准备，写出一份预习报告，其内容包括：1 绘出设计好的实验电路图，该图应该是逻辑图和连线图的混合，既便于连接线，又反映电路原理，并在图上标出器件型号、使用的引脚号及元件数值，必要时还须用文字说明。432拟定实验方法和步骤。3拟好记录实验数据的表格和波形座标。4列出元器件单。（二
27、） 实验记录实验记录是实验过程中获得的第一手资料，测试过程中所测试的数据和波形必须和理论基本一致，所以记录必须清楚、合理、正确，若不正确，则要现场及时重复测试，找出原因。实验记录应包括如下内容：1. 实验任务、名称及内容。2. 实验数据和波形以及实验中出现的现象，从记录中应能初步判断实验的正确性。3.记录波形时，应注意输入、输出波形的时间相位关系，在座标中 上下对齐。4. 实验中实际使用的仪器型号和编号以及元器件使用情况。5. 实验报告实验报告是培养学生科学实验的总结能力和分析思维能力的有效手段，也是一项重要的基本功训练，它能很好地巩固实验成果，加深对基本理论的认识和理解，从而进一步扩大知识面
28、。实验报告是一份技术总结，要求文字简洁，内容清楚，图表工整。报告内容应包括实验目的、实验内容和结果、实验使用仪器和元器件以及分析讨论等，其中实验内容和结果是报告的主要部分，它应包括实际完成的全部实验，并且要按实验任务逐个书写，每个实验任务应有如下内容：1) 实验课题的方框图、逻辑图（或测试电路） 、状态图，真值表以及文字说明等，对于设计性课题，还应有整个设计过程和关键的设计技巧说明。2) 实验记录和经过整理的数据、表格、曲线和波形图，其中表格、曲线和波形图应利用三角板、曲线板等工具描绘，力求画得准确，不得随手示意画出。3) 实验结果分析、讨论及结论，对讨论的范围，没有严格要求，一般应对重要的实
29、验现象，结论加以讨论，以使进一步加深理解，此外，对实验中的异常现象，可作一些简要说明，实验中有何收获，可谈一些心得体会。二. 实验中操作规范和常见故障检查方法44实验中操作的正确与否对实验结果影响甚大。因些，实验者需要注意按以下规程进行。1. 搭接实验电路前，应对仪器设备进行必要的检查校准，对所用集成电路进行功能测试。2. 搭接电路时，应遵循正确的布线原则和操作步骤（即要按照先接线后通电，做完后，先断电再拆线的步骤） 。3. 掌握科学的调试方法，有效地分析并检查故障，以确保电路工作稳定可靠。4. 仔细观察实验现象，完整准确地记录实验数据并与理论值进行比较分析。5. 实验完毕，经指导教师同意后，
30、可关断电源拆除连线，整理好放在实验箱内，并将实验台清理干净、摆放整洁。布线原则和故障检查时实验操作的重要问题。(一) 布线原则：应便于检查，排除故障和更换器件。在数字电路实验中，有错误布线引起的故障，常占很大比例。布线错误不仅会引起电路故障，严重时甚至会损坏器件，因此，注意布线的合理性和科学性是十分必要的，正确的布线原则大致有以下几点：1. 接插集成电路时，先校准两排引脚，使之与实验底板上的插孔对应，轻轻用力将电路插上，然后在确定引脚与插孔完全吻合后，再稍用力将其插紧，以免集成电路的引脚弯曲，折断或者接触不良。2. 不允许将集成电路方向插反，一般 IC 的方向是缺口（或标记）朝左，引脚序号从左
31、下方的第一个引脚开始，按逆时钟方向依次递增至左上方的第一个引脚。3. 导线应粗细适当，一般选取直径为 0.60.8mm 的单股导线，最好采用各种色线以区别不同用途，如电源线用红色，地区用黑色笔。4. 布线应有秩序地进行，随意乱接容易造成漏接错接，较好的方法是接好固定电平点，如电源线、地线、门电路闲置输入端、触发器异步置位复位端等，其次，在按信号源的顺序从输入到输出依次布线。5. 连线应避免过长，避免从集成元件上方跨接，避免过多的重叠交错，以利于布线、更换元器件以及故障检查和排除。456. 当实验电路的规模较大时，应注意集成元器件的合理布局，以便得到最佳布线，布线时，顺便对单个集成元件进行功能测
32、试。这是一种良好的习惯，实际上这样做不会增加布线工作量。7. 应当指出，布线和调试工作是不能截然分开的，往往需要交替进行，对大型实验元器件很多的，可将总电路按其功能划分为若 干相对独立的部分，逐个布线、调试（分调） ，然后将各部分连接起来（联调） 。(二) 故障检查实验中，如果电路不能完成预定的逻辑功能时，就称电路有故障，产生故障的原因大致可以归纳以下四个方面：1. 操作不当（如布线错误等）2. 设计不当（如电路出现险象等）3. 元器件使用不当或功能不正常4. 仪器（主要指数字电路实验箱）和集成元件本身出现故障。因此，上述四点应作为检查故障的主要线索，以下介绍几种常见的故障检查方法：1) 查线
33、法：由于在实验中大部分故障都是由于布线错误引起的，因此，在故障发生时，复查电路连线为排除故障的有效方法。应着重注意：有无漏线、错线，导线与插孔接触是否可靠，集成电路是否插牢、集成电路是否插反等。2) 观察法：用万用表直接测量各集成块的 Vcc 端是否加上电源电压；输入信号，时钟脉冲等是否加到实验电路上，观察输出端有无反应。重复测试观察故障现象，然后对某一故障状态，用万用表测试各输入/输出端的直流电平，从而判断出是否是插座板、集成块引脚连接线等原因造成的故障。3) 信号注入法在电路的每一级输入端加上特定信号，观察该级输出响应，从而确定该级是否有故障，必要时可以切断周围连线，避免相互影响。4) 信
34、号寻迹法在电路的输入端加上特定信号，按照信号流向逐线检查是否有响应和是否正确，必要时可多次输入不同信号。5) 替换法46对于多输入端器件，如有多余端则可调换另一输入端试用。必要时可更换器件，以检查器件功能不正常所引起的故障。6) 动态逐线跟踪检查法对于时序电路，可输入时钟信号按信号流向依次检查各级波形，直到找出故障点为止。7) 断开反馈线检查法对于含有反馈线的闭合电路，应该设法断开反馈线进行检查，或进行状态预置后再进行检查。以上检查故障的方法，是指在仪器工作正常的前提下进行的，如果实验时电路功能测不出来，则应首先检查供电情况，若电源电压已加上，便可把有关输出端直接接到 01 显示器上检查，若逻
35、辑开关无输出，或单次 CP 无输出，则是开关接触不好或是内部电路坏了，一般就是集成器件坏了。需要强调指出，实验经验对于故障检查是大有帮助的，但只要充分预习，掌握基本理论和实验原理，就不难用逻辑思维的方法较好地判断和排除故障。三、数字集成电路概述、特点及使用须知(一) 概述：当今，数字电子电路几乎已完全集成化了。因此，充分掌握和正确使用数字集成电路，用以构成数字逻辑系统，就成为数字电子技术的核心内容之一。集成电路按集成度可分为小规模、中规模、大规模和超大规模等。小规模集成电路（SSI）是在一块硅片上制成约 110 个门，通常为逻辑单元电路，如逻辑门、触发器等。中规模集成电路（MSI）的集成度约为
36、 10100 门/片，通常是逻辑功能电路，如译码器、数据选择器、计数器、寄存器等。大规模集成电路（LSI）的集成度约为100 门/片以上，超大规模（VLSI）约为 1000 门/片以上，通常是一个小的数字逻辑系统。现已制成规模更大的极大规模集成电路。数字集成电路还可分为双极型电路和单极型电路两种。双极型电路中有代表性的是 TTL 电路；单极型电路中有代表性的是 CMOS 电路。国产 TTL 集成电路的标准系列为 CT54/74 系列或 CT0000 系列，其功能和外引线排列与国际 54/74 系列相同。国产 CMOS 集成电路主要为 CC（CH）4000 系列，其功能和外引线排列与国际 CD4
37、000系列相对应。高速 CMOS 系列中，74HC 和 74HCT 系列与 TTL74 系47列相对应，74HC4000 系列与 CC4000 系列相对应。部分数字集成电路的逻辑表达式、外引线排列图列于附录中。逻辑表达式或功能表描述了集成电路的功能以及输出与输入之间的逻辑关系。为了正确使用集成电路，应该对它们进行认真研究，深入理解，充分掌握。还应对使能端的功能和连接方法给以充分的注意。必须正确了解集成电路参数的意义和数值，并按规定使用。特别是必须严格遵守极限参数的限定，因为即使瞬间超出，也会使器件遭受损坏。下面具体说明集成电路的特点和使用须知。(二) TTL 器件的特点：1输入端一般有钳位二极
38、管，减少了反射干扰的影响；2输出电阻低，增强了带容性负载的能力；3有较大的噪声容限；4采用+5V 的电源供电。为了正常发挥器件的功能，应使器件在推荐的条件下工作，对CT0000 系列（74LS 系列）器件，主要有：（1）电源电压应 4.755.25V 的范围内。（2）环境温度在 00C70 0C 之间。（3）高电平输入电压 VIH2V，低电平输入电压 VSL0.8V。（4）输出电流应小于最大推荐值（查手册） 。（5）工作频率不能高，一般的门和触发器的最高工作频率约 30MHZ左右。TTL 器件使用须知：1电源电压应严格保持在 5V10%的范围内，过高易损坏器件，过低则不能正常工作，实验中一般采
39、用稳定性好、内阻小的直流稳压电源。使用时，应特别注意电源与地线不能错接，否则会因过大电流而造成器件损坏。2多余输入端最好不要悬空，虽然悬空相当于高电平，并不能影响与门（与非门）的逻辑功能，但悬空时易受干扰，为此，与门、与非门多余输入端可直接接到 Vcc 上，或通过一个公用电阻（几千欧）连到 Vcc 上。若前级驱动能力强，则可将多余输入端与使用端并接，不用的或门、或非门输入端直接接地，与或非门不用的与门输入端至少有一个要直接接地，带有扩展端的门电路，其扩展端不允许直接接电源。3输出端不允许直接接电源或接地（但可以通过电阻与电源相连） ；不允许直接并联使用（集电极开路门和三态门除外） 。484应考
40、虑电路的负载能力（即扇出系数） 。要留有余地，以免影响电路的正常工作，扇出系数可通过查阅器件手册或计算获得。5在高频工作时，应通过缩短引线、屏蔽干扰源等措施，抑制电流的尖峰干扰。（三）CMOS 数字集成电路的特点1静态功耗低：电源电压 VDD=5V 的中规模电路的静态功耗小于100W，从而有利于提高集成度和封装密度，降低成本，减小电源功耗。2电源电压范围宽：4000 系列 CMOS 电路的电源电压范围为318V，从而使选择电源的余地大，电源设计要求低。3输入阻抗高：正常工作的 CMOS 集成电路，其输入端保护二极管处于反偏状态，直流输入阻抗可大于 100M，在工作频率较高时，应考虑输入电容的影
41、响。4 扇出能力强：在低频工作时，一个输出端可驱动 50 个以上的CMOS 器件的输入端，这主要因为 CMOS 器件的输入电阻高的缘故。5 抗干扰能力强：CMOS 集成电路的电压噪声容限可达电源电压的45%，而且高电平和低电平的噪声容限值基本相等。6 逻辑摆幅大：空载时，输出高电平 VOHV DD-0.05V,输出低电平VOLV SS+0.05V。CMOS 集成电路还有较好的温度稳定性和较强的抗辐射能力。不足之处是，一般 CMOS 器件的工作速度比 TTL 集成电路低，功耗随工作频率的升高而显著增大。CMOS 器件的输入端和 VSS 之间接有保护二极管，除了电平变换器等一些接口电路外，输入端和
42、正电源 VDD 之间也接有保护二极管，因此，在正常运转和焊接 CMOS 器件时，一般不会因感应电荷而损坏器件。但是，在使用 CMOS 数字集成电路时，输入信号的低电平不能低于（V SS-0.5V） ，除某些接口电路外，输入信号的高电平不得高于（V DD+0.5V） ，否则可能引起保护二极管导通，甚至损坏进而可能使输入级损坏。CMOS 器件使用须知：1电源连接和选择：V DD 端接电源正极，V SS 端接电源负极（地） 。绝对不许接错，否则器件因电流过大而损坏。对于电源电压范围为 3V18V 系列器件。如 CC4000 系列，实验中 VDD 通常接+5V49电源，V DD 电压选在电源变化范围的
43、中间值，例如电源电压在812V 之间变化，则选择 VDD=10V 较恰当。CMOS 器件在不同的 VDD 值下工作时，其输出阻抗、工作速度和功耗等参数都有所变化，设计中须考虑。2输入端处理：多余输入端不能悬空。应按逻辑要求接 VDD 或接VSS，以免受干扰造成逻辑混乱，甚至还会损坏器件。对于工作速度要求不高，而要求增加带负载能力时，可把输入端并联使用。对于安装在印刷电路板上的 CMOS 器件，为了避免输入端悬空，在电路板的输入端应接入限流电阻 RP 和保护电阻 R，当VDD=+5V 时， RP 取 5.1K，R 一般取 100K1M。3输出端处理：输出端不允许直接接 VDD 或 VSS，否则将
44、导致器件损坏，除三态（TS）器件外，不允许两个不同芯片输出端并联使用，但有时为了增加驱动能力，同一芯片上的输出端可以并联。4对输入信号 VI 的要求：V I 的高电平 VIHV DD，V IL 的低电平 VIL小于电路系统允许的低电压；当器件 VDD 端末接通电源时，不允许信号输入，否则将使输入端保护电路中的二极管损坏。四、数字逻辑电路的测试方法(一) 组合逻辑电路的测试：组合逻辑电路测试的目的是验证其逻辑功能是否符合设计要求，也就是验证其输出与输入的关系是否与真值表相符。1静态测试静态测试是在电路静止状态下测试输出与输入的关系将输入端分别接到逻辑开关上。用发光二极管分别显示各输入和输出端的状
45、态。按真值表将输入信号一组一组地依次送入被测电路，测出相应的输出状态，与真值表相比较，借以判断此组合逻辑电路静态工作是否正常。2动态测试动态测试是测量组合逻辑电路的频率响应。在输入端加上周期性信号，用示波器观察输入、输出波形。测出与真值表相符的最高输入脉冲频率。(二) 时序逻辑电路的测试时序逻辑电路测试的目的是验证其状态的转换是否与状态图相符合。可用发光二极管、数码管或示波器等观察输出状态的变化。常用的测试方法有两种。一种是单拍工作方式：以单脉冲源作为时钟脉冲，50逐拍进行观测。另一是连续工作方式：以连续脉冲源作为时钟脉冲，用示波器观察波形，来判断输出状态的转换是否与状态图相符。五、实验注意事
46、项：1. 每次实验前必须认真预习实验指导书，准备预习报告，了解实验内容、所需实验仪器设备及实验数据的测试方法，并划好必要的记录表格，以备实验时作原始记录。实验中教师将检查学生的预习情况，未预习者不得进行实验。2. 学生在实验中不得随意交换或搬动其他实验桌上的器材、仪器、设备。3. 实验仪器的使用必须严格按实验指导书中说明的方法操作，特别是直流电源和函数发生器的输出端切切不可短路或过载。如因操作不认真或玩弄仪器设备造成仪器设备损坏，必须酌情作出赔偿。4. 实验中如出现故障，应尽量自己检查诊断，找出故障原因然后排除。如果由于设备原因无法自行排除的，再向指导教师或实验室管理人员汇 报。5. 实验必须如实记录实验数据，积极思考，注意实验数据是否符合理论分析，随时纠正接线或操作错误。6. 实验结束后必须先将实验数据记录提交指导教师查阅，经认可签字后才能拆线。拆线前必须确认电源已切断。离开实验室前，必须将实验桌整理规范。7. 实验报告在课后完成，并在下次实验时上交。报告内容包括：(1) 预习报告内容。(2) 实验中观测和记录的数据和现象，根据数据所计算的实验结果。(3) 实验内容要求的理论分析或图表、曲线。(4) 讨论实验结果、心得体会和意见、建议。51附录 6 常用数字集成电路管脚图525354
