1、FPGA EPCS 烧写及 NiosII Flash 烧写过程(2009-09-22 12:35:02)分类： FPGA/SOPC/DSP简述 Altera CycloneII FPGA EP2C35F672C8的 EPCS16的 AS(Active Serial 主动配置)的配置方法及将 NiosII用户程序下载到 CFI_Flash的基本方法。1.FPGA SopcBuilder的基本配置。QuartusII-New Project Wizard-uart_test-Sopc Builder-添加以下 IP核(三态桥和 CFI之间的控制总线需要手动连接)-设置 NiosII CPU的类型（
2、复位和异常地址配置 CFI之后再设置）-设置 CFI_Flash数据和地址宽度-设定 CFI时序-Generate产生 NiosII CPU核运行的硬件环境-关闭 Sopc Builder-QuartusII(当前工程)-File-New-Block Diagram-OK-添加 NiosII CPU-定义输入输出引脚-Assignments-Device-Assignments-Device-Deviceint i=0;while(i右击工程-System Library Properties-按以下设置-Build Project-Tools-Flash Programmer-Program Flash-用户程序烧写完毕3.关掉板载电源重新启动 FPGA可以看到 FPGA会自动引导 AS主动配置，配置好 FPGA后会在 RST的基地址处启动 Flash读取，进而运行整个用户程序。程序源代码：（我的备份，和硬件引脚映射有关）
