1、,半导体中的电子状态 半导体中杂质和缺陷能级 半导体中载流子的统计分布 半导体的导电性 非平衡载流子 pn结 金属和半导体的接触 半导体表面与MIS结构 半导体异质结,半导体物理学,第二章半导体中杂质和缺陷能级,半导体偏离理想的情况：,2)材料含杂质，不纯净,1)晶格原子在平衡位置附近振动，不静止在格点上,3)晶格中存在缺陷(点缺陷（空位、间隙原子）线缺陷（位错）面缺陷（层错）),主要讨论杂质和缺陷：极微量的杂质和缺陷，会对半导体材料的物理性质和化学性质产生决定性的影响，同时也严重影响半导体器件的质量,杂质的影响：105个硅原子中有一个杂质硼原子，室温电导率增加103个数量级。,缺陷的影响：硅
2、平面器件要求位错密度控制在103cm2以下。,原因1.破坏了周期性势场； 2.在禁带中引入了杂质能级。允许电子在禁带中存在，从而使半导体的性质发生改变。,第2章 半导体中杂质和缺陷能级,2.1 硅、锗晶体中的杂质能级 2.2 -族化合物中的杂质能级 2.3 氮化镓、氮化铝、碳化硅中的杂质能级 2.4 缺陷、位错能级,2.1硅、锗晶体中的杂质能级 2.1.1替位式杂质 间隙式杂质,晶体有间隙：金刚石晶体中，原子占全部的34%，空隙占66%。 空隙-间隙位置，如金刚石原胞中央的位置T和三个面心、三个体心原子的中央H。,金刚石结构（ Diamond Structure）,硅、锗晶体中的间隙,例：如图
3、所示为一晶格常数为a的Si晶胞，求：（a）Si原子半径（b）晶胞中所有Si原子占据晶胞的百分比,解：（a）,（b）,间隙式杂质、替位式杂质,杂质原子位于晶格原子间的间隙位置，该杂质称为间隙式杂质。 间隙式杂质原子一般比较小，如Si、Ge、GaAs材料中的离子锂（0.068nm）。 杂质原子取代晶格原子而位于晶格点处，该杂质称为替位式杂质。 替位式杂质原子的大小和价电子壳层结构要求与被取代的晶格原子相近。如、族元素在Si、Ge晶体中都为替位式杂质。,间隙式杂质、替位式杂质,单位体积中的杂质原子数称为杂质浓度单位 cm-3,2.1.2施主杂质、施主能级,在纯硅中掺入5价的磷P，磷的5个价电子中的4
4、个形成了共价鍵，剩余一个价电子+多余一个正电荷中心P+。 价电子束缚在正电中心P+周围，此价电子很容易挣脱束缚，成为导电电子在晶格中运动，因磷离子为不动的正电荷中心，基本不参与导电。这种电子脱离杂质束缚的过程称为“杂质电离”。电子脱离束缚所需要的能量为“杂质电离能ED”。 V族杂质能够施放(提供)导带电子被称为“施主杂质”或n型杂质。将施主束缚电子的能量状态称为“施主能级”记为ED。施主能级离导带底Ec的距离为ED。 结论：掺磷(5价)，施主，电子导电，n型半导体。,施主：掺入在半导体中的杂质原子，能够向半导体中提供导电的电子，并成为带正电的离子。如Si中的P 和As,N型半导体,半导体的掺杂
5、,施主能级,2.1.3 受主杂质 受主能级,在硅中掺入3价的硼B，硼原子有3个价电子，与周围四个硅原子形成共价鍵，缺少一个电子，必须从周围获得一个电子，成为负电中心B-。 硼的能级距价带能级顶部很近，容易得到电子。 负电中心B-不能移动；而价带顶的空穴易于被周围电子填充，形成空穴的移动，即“导电空穴”。 这种能够接受电子的杂质称之为“受主杂质”，或P型杂质。 受主杂质获得电子的过程称之为“受主电离”； 受主束缚电子的能量状态称之为“受主能级EA”； 受主能级比价带顶EV高“电离能EA” 。,受主：掺入在半导体中的杂质原子，能够向半导体中提供导电的空穴，并成为带负电的离子。如Si中的B,P型半导
6、体,半导体的掺杂,受主能级,半导体的掺杂,、族杂质在Si、Ge晶体中分别为受主和施主杂质，它们在禁带中引入了能级；受主能级比价带顶高 ，施主能级比导带底低 ，均为浅能级，这两种杂质称为浅能级杂质。 杂质处于两种状态：中性态和离化态。当处于离化态时，施主杂质向导带提供电子成为正电中心；受主杂质向价带提供空穴成为负电中心。,电离能的大小：,硅中掺磷为0.044，掺硼为0.045(eV)。 锗中掺磷为0.0126，掺硼为0.01(eV)。 这种电离能很小，杂质可以在很低的温度下电离。故称之为“浅能级杂质”，在室温几乎全部电离。 杂质能级用短线表示，因杂质浓度与硅相比很低，杂质原子相互之间几乎无作用，
7、杂质能级相同，量子的排斥原理对低浓度的杂质掺杂不起作用。,2.1.4浅能级杂质电离能的简单计算,氢原子替换类氢杂质,E0=13.6eV(氢基态)， m0电子惯性质量， r相对介电常数,氢原子玻尔轨道半径为 ，根据杂质类氢模型将 代替 ，以 代替 ，可得杂质等效玻尔半径 ，,受主电离能,同理,例题,硅中掺入某种施主杂质，设其电子有效质量 ,计算电离能为多少？若 ，其电离能又为多少？这两种值中哪一种更接近实验值？ 解答：利用类氢原子模型：,由实验知，Si中施主电离能在 ，所以后者接近实验值。,2.1.5 杂质的补偿作用,同时掺入P型和n型两种杂质，它们会相互抵消。 若NDNA,则为n型半导体，n=
8、 ND-NA ； 反之为P型，p= NA-ND。 其净杂质浓度称之为“有效杂质浓度”。（有效施主浓度；有效受主浓度） 值得注意的是，杂质的高度补偿（ ）即当两种杂质的含量均较高且浓度基本相同时，材料容易被误认为是“高纯半导体”，实际上，过多的杂质含量会使半导体的性能变差，不能用于制造器件。,半导体中同时存在施主和受主杂质，且 。,N型半导体,N型半导体,半导体中同时存在施主和受主杂质，且 。,P型半导体,P型半导体,半导体器件和集成电路生产中就是利用杂质补偿作用，在n型Si外延层上的特定区域掺入比原先n型外延层浓度更高的受主杂质，通过杂质补偿作用就形成了p型区，而在n型区与p型区的交界处就形成
9、了pn结。如果再次掺入比p型区浓度更高的施主杂质，在二次补偿区域内p型半导体就再次转化为n型，从而形成双极型晶体管的n-p-n结构。,图2.16 晶体管制造过程中的杂质补偿,非、族杂质在Si、Ge禁带中也产生能级，其特点为： 非、族元素在Si、Ge禁带中产生的施主能级ED距导带底Ec较远，产生的受主能级EA距价带顶Ev较远，这种杂质能级称为深能级，对应的杂质称为深能级杂质。 深能级杂质可以多次电离，每一次电离相应有一个能级，有的杂质既引入施主能级又引入受主能级。所以，一个深能级杂质能产生多个杂质能级。如I族的铜、银、金能产生三个受主能级；II族元素锌、镉、汞在硅、锗中各产生两个受主能级。,2.
10、1.6 深能级杂质,金在锗中的多能级,金 是1价元素，中性的金有一个价电子。在锗中，金的价电子若电离跃入导带，则成为施主。然而，此价电子被多个共价键束缚，电离能很大，故为“深施主”。另一方面，金比锗少三个电子。锗的整体结构要求每个原子为四价，因此，金有可能接受三个电子，形成EA1、 EA2、EA3三个受主能级。当金接受了一个电子后，成为Au-，再接受一个电子将受到负电中心的排斥作用，难度更大。因而受主能级EA2将更大。 EA3最大，能级最深，非常靠近导带。,以Ge中掺Au为例：,图中Ei表示禁带中线位置， Ei以上注明的是杂质能级距导带底Ec的距离， Ei以下标出的是杂质能级距价带顶Ev的距离
11、。,图2.17 Au在Ge中的能级,解释：多次电离 中性Au0的一个价电子可以电离释放到导带，形成施主能级ED,其电离能为(Ec-ED)，从而成为带一个正电荷的单重电施主离化态Au+。这个价电子因受共价键束缚，它的电离能仅略小于禁带宽度Eg，所以施主能级ED很接近Ev。 中性Au0为与周围四个Ge原子形成共价键，还可以依次由价带再接受三个电子，分别形成EA1，EA2，EA3三个受主能级。价带激发一个电子给Au0，使之成为单重电受主离化态Au-，电离能为EA1-Ev ；从价带再激发一个电子给Au-使之成为二重电受主离化态 ，所需能量为EA2-Ev；从价带激发第三个电子给使之成为三重电受主离化态
12、，所需能量为 EA3-Ev 。 由于电子间存在库仑斥力，EA3EA2EA1。,Si、Ge中其它一些深能级杂质引入的深能级也可以类似地做出解释。 深能级杂质对半导体中载流子浓度和导电类型的影响不像浅能级杂质那样显著，其浓度通常也较低，主要起复合中心的作用。 含量很少。作用是捕获电子，即电子陷阱。由于它能够消除积累的空间电荷，减少电容，故可提高器件速度。 采用掺金工艺能够提高高速半导体器件的工作速度。,第2章 半导体中杂质和缺陷能级,2.1 硅、锗晶体中的杂质能级 2.2 -族化合物中的杂质能级 2.3 氮化镓、氮化铝、碳化硅中的杂质能级 2.4 缺陷、位错能级,2.2 III V 族化合物中的杂
13、质能级,III-V族化合物是两种元素1:1构成的物质。杂质进入后，可以成为间隙或替位式杂质。 当III族杂质和V族杂质掺入III-V族化合物中时，实验中测不到杂质的影响，因为它们没有在禁带中引入能级。 但有些V族元素的取代会产生能级，此能级为等电子能级，效应称之为“等电子杂质效应”：杂质电子与基质原子的价电子数量相等。替代格点原子后，仍为电中性。但是，原子序数不同导致了原子的“共价半径”和“电负性”不同，即对电子的束缚能力不同于格点原子，能俘获电荷成为带电中心，形成电子陷阱或正电荷陷阱。该陷阱俘获载流子后，又能俘获相反符号的电荷，形成“束缚激子”。这种束缚激子在间接带隙半导体制成了发光器件中起
14、主要作用。,杂质在GaAs中的位置,替代族时，周围是四个族原子 替代族时，周围是四个族原子,IV族元素碳、硅、锗等掺入III-V族化合物中，若取代III族元素起施主作用；若取代V族元素起受主作用。总效果是施主还是受主与掺杂条件有关。,例如，硅在砷化镓中引入一个浅的施主能级，即硅起施主作用，向导带提供电子。当硅杂质浓度达到一定程度后，导带电子浓度趋向饱和，杂质的有效浓度反而降低。,总之，硅掺入砷化镓不仅能取代III族的镓起施主作用，而且还能取代V族的砷起受主的作用。其施主能级为c-0.002eV，受主能级为V+0.03eV。,第2章 半导体中杂质和缺陷能级,2.1 硅、锗晶体中的杂质能级 2.2
15、 -族化合物中的杂质能级 2.3 氮化镓、氮化铝、碳化硅中的杂质能级 2.4 缺陷、位错能级,2.4缺陷、位错能级,1点缺陷 因温度导致了原子的热振动，造成了原子离开原有位置，形成空位，即晶格中出现了缺陷，称之为点缺陷或热缺陷。 这种缺陷主要有两种表现形式：肖特基缺陷或弗仑克尔缺陷。当原子脱离晶格到达表面时，为肖特基缺陷或空位缺陷；（肖特基缺陷：只存在空位而无间隙原子）；而当原子进入间隙位置时，为弗仑克尔缺陷或间隙原子缺陷。（弗仑克尔缺陷：间隙原子和空位成对出现。） 间隙原子和空位这两种点缺陷受温度影响较大，为热缺陷，它们不断产生和复合，直至达到动态平衡，总是同时存在的。,元素半导体中的缺陷,
16、空位缺陷的最近邻有四个原子，每个原子有一个不成对的电子，为不饱和的共价键，有接受电子的倾向，表现出受主的作用。反之，间隙缺陷有四个可以失去的价电子，表现为施主。,化合物半导体的缺陷：主要三种,间隙原子 正离子空位和负离子空位（离子晶体） 替位原子,替位原子（化合物半导体）,2 位错,最著名的位错是刃位错或称棱位错，从原子排列的状况看如同垂直于滑移面插进了一层原子,点原子一与周围形成了3个共价键。 当原子E失去电子时，相当于施主，变为正电中心； 当原子俘获电子时，相当于受主，变为负电中心。,位错,位错是半导体中的一种缺陷，它严重影响材料和器件的性能。,位错,施主情况 受主情况,图2-3-6 晶体
17、中的螺位错,图2-3-5 晶体中的刃位错,作业,7题和8题,小结,半导体工艺就是控制掺杂的工艺：杂质工程 间隙式杂质，替代式杂质 浅能级杂质：影响载流子浓度 深能级杂质：复合中心 杂质电离能 施主，受主 N型半导体，P型半导体 人工晶体超晶格：能带工程 Ga1-xAlxAs,课堂练习2：判断正误,1、族杂质在Si、Ge晶体中为深能级杂质。 （ ） 2、受主杂质向价带提供空穴成为正电中心。（ ） 3、硅晶体结构是金刚石结构，每个晶胞中含8个原子（ ）。 4、空位表现为受主作用，间隙原子表现为施主作用。（ ） 5、半导体工艺是控制掺杂的工艺。这句话的意思是说半导体中绝不能含有杂质。 （ ）,课堂练习3：答案,1、族杂质在Si、Ge晶体中为深能级杂质。 （ F ） 2、受主杂质向价带提供空穴成为正电中心。（ F ） 3、硅晶体结构是金刚石结构，每个晶胞中含8个原子（ T ）。 4、空位表现为受主作用，间隙原子表现为施主作用。（ F，不一定，硅和鍺是这样，三五族可相反 ） 5、半导体工艺是控制掺杂的工艺。这句话的意思是说半导体中绝不能含有杂质。 （ F ）,GaAs电子配对情况,
