1、译码器的分类:,译码:译码是编码的逆过程,它能将二进制码翻译成代表某一特定含义的信号.(即电路的某种状态),1 译码器的概念与分类,译码器:具有译码功能的逻辑电路称为译码器。,唯一地址译码器,代码变换器,将一系列代码转换成与之一一对应的有效信号。,将一种代码转换成另一种代码。,二进制译码器 二十进制译码器 显示译码器,常见的唯一地址译码器:,4.4.2 译码器/数据分配器,1、二进制译码器,二进制译码器的输入是一组二进制代码, 输出是一组与输入代码一一对应的高、低电平信号。,输 入 信 号,输 出 信 号,译码器的功能:将每个输入的二进制代码译成对应的高、低电平信号输出。,当使能输入端EI为有
2、效电平时,对应每一组输入代码,只有其中一个输出端为有效电平,其余输出端则为相反电平。,4.4.2 译码器/数据分配器,2线 - 4线译码器的逻辑电路(分析),00,4.4.2 译码器/数据分配器,(1) 二进制译码器,n 个输入端,使能输入端 EI,2n个输出端,设输入端的个数为n,输出端的个数为M 则有 M=2n,2、 集成电路译码器,4.4.2 译码器/数据分配器,(a.) 74HC139集成译码器,(1. )二进制译码器,4.4.2 译码器/数据分配器,逻辑符号说明,逻辑符号框外部的符号,表示外部输入或输出信号名称,字母上面的“”号说明该输入或输出是低电平有效。符号框内部的输入、输出变量
3、表示其内部的逻辑关系。,4.4.2 译码器/数据分配器,(b) 74HC138(74LS138)集成译码器,引脚图,示意框图,4.4.2 译码器/数据分配器,8个译码 输出端,74HC138集成译码器,逻辑图,3个控制端,3个编码输入端,4.4.2 译码器/数据分配器,74HC138集成译码器功能表,4.4.2 译码器/数据分配器,4.4.2 译码器/数据分配器,1、已知下图所示电路的输入信号的波形试画出译码器输出的波形。,译码器的应用,基于这一点用该器件能够方便地实现三变量逻辑函数。,3、用译码器实现逻辑函数。,. . .,当E3 =1 ,E2 = E1 = 0时,4.4.2 译码器/数据分
4、配器,用一片74HC138实现函数,首先将函数式变换为最小项之和的形式,在译码器的输出端加一个与非门,即可实现给定的组合逻辑函数.,4.4.2 译码器/数据分配器,用一个3线8线译码器实现函数 :,解:将函数表达式写成最小项之和的形式:,4.4.2 译码器/数据分配器,试用74HC138设计一个监视交通信号灯工作状态的逻辑电路。正常情况下,红、黄、绿灯只有一个亮,否则视为故障状态,发出报警信号,提醒有关人员修理。,数据分配器:相当于多输出的单刀多掷开关,是一种能将从数据分时送到多个不同的通道上去的逻辑电路。,数据分配器示意图,用74HC138组成数据分配器,4.4.2 译码器/数据分配器,用译
5、码器实现数据分配器,0 1 0,1 1 0,0 0 1,+5V,D,4.4.2 译码器/数据分配器,显示译码器,4.4.2 译码器/数据分配器,1. 七段显示译码器,(1)最常用的显示器有:半导体发光二极管和液晶显示器。,4.4.2 译码器/数据分配器,a,b,c,d,f,g,a b c d e f g,1 1 1 1 1 1 0,0 1 1 0 0 0 0,1 1 0 1 1 0 1,e,4.4.2 译码器/数据分配器,共阳极,共阴极,0 0 0 0 0 0 1,1 1 1 1 1 1 0,显示器不同译码电路也不同,4.4.2 译码器/数据分配器,显示译码器的设计,0 0 0 0 0 0 1
6、,1 0 0 1 1 1 1,0 0 1 0 0 1 0,0 0 0 0 1 1 0,(共阳 低电平驱动),要求用与或非门实现,4.4.2 译码器/数据分配器,0,1,2,3,4,5,6,7,8,9,显示译码器的设计,0 0 0 0 0 0 1,1 0 0 1 1 1 1,0 0 1 0 0 1 0,0 0 0 0 1 1 0,(共阳 低电平驱动),要求用与或非门实现,4.4.2 译码器/数据分配器,0,1,2,3,4,5,6,7,8,9,4.3.3 数据选择器,1、数据选择器的定义与功能,数据选择的功能:在通道选择信号的作用下,将多个通道的数据分时传送到公共的数据通道上去的。,数据选择器:能
7、实现数据选择功能的逻辑电路。它的作用相当于多个输入的单刀多掷开关,又称“多路开关” 。,4选1数据选择器,2 位地址码输入端,使能信号输入端,低电平有效,1路数据输出端,(1)逻辑电路,数 据 输 入 端,4.3.3 数据选择器,0 0,I0,I1,I2,I3,0 1,1 0,1 1,(2)工作原理及逻辑功能,=1,0,=0,0 0 0 I0,0 0 1 I1,0 1 0 I2,0 1 1 I3,4.3.3 数据选择器,74HC151功能框图,2、集成电路数据选择器,8选1数据选择器74HC151,4.3.3 数据选择器,2、集成电路数据选择器,2个互补输出端,8 路数据输入端,1个使能输入端
8、,3 个地址输入端,74HC151的逻辑图,4.3.3 数据选择器,3、74HC151的功能表,4.3.3 数据选择器,(1)数据选择器组成逻辑函数产生器,控制Di ,就可得到不同的逻辑函数。,5、数据选择器74HC151的应用,比较Y与L, 当 D3=D5=D6=D7= 1 D0=D1=D2=D4=0时,,1,0,Y=L,例1 试用8选1数据选择器74HC151产生逻辑函数,试用74HC151设计一个监视交通信号灯工作状态的逻辑电路。正常情况下,红、黄、绿灯只有一个亮,否则视为故障状态,发出报警信号,提醒有关人员修理。,比较Y与Z, 当D0 =D3=D5=D6=D7= 1 D1=D2=D4=
9、0时,,Y=Z,3)利用8选1数据选择器组成函数产生器的一般步骤,将函数变换成最小项表达式,将使器件处于使能状态,地址信号S2、 S1 、 S0 作为函数的输入变量,处理数据输入D0D7信号电平。逻辑表达式中有mi ,则相应Di =1,其他的数据输入端均为0。,总结:,4.3.3 数据选择器, 实现并行数据到串行数据的转换,0 0 0,1 0 0,4.3.3 数据选择器,001,010,011,100,101,110,111,=D1=1,=D2=0,=D3=0,=D4=1,=D5=1,=D6=0,=D7=1,(2)用8选1数据选择器实现并行数据到串行数据的转换,并 入,串 出,5、数据选择器7
10、4HC151的应用,0 0 0,=D0=0,1. 1位数值比较器(设计),数值比较器:对两个1位数字进行比较(A、B),以判断其大小的逻辑电路。,输入:两个一位二进制数 A、B。,输出:,4.4.4 数值比较器,1位数值比较器,0 0 1,0 1 0,1 0 0,0 0 1,4.4.4 数值比较器,2、2 位数值比较器:,输入:两个2位二进制数 A=A1 A0 、B=B1 B0,能否用1位数值比较器设计两位数值比较器?,比较两个2 位二进制数的大小的电路,?,4.4.4 数值比较器,?,当高位(A1、B1)不相等时,无需比较低位(A0、B0),高位比较的结果就是两个数的比较结果。,当高位相等时
11、,两数的比较结果由低位比较的结果决定。,用一位数值比较器设计多位数值比较器的原则,4.4.4 数值比较器,真值表,FAB = (A1B1) + ( A1=B1)(A0B0),FA=B=(A1=B1)(A0=B0),FAB = (A1B1) + ( A1=B1)(A0B0),4.4.4 数值比较器,两位数值比较器逻辑图,FAB = (A1B1) + ( A1=B1)(A0B0),FA=B=(A1=B1)(A0=B0),FAB = (A1B1) + ( A1=B1)(A0B0),4.4.4 数值比较器,3 集成数值比较器,(1. ) 集成数值比较器74HC85的功能,74HC85的引脚图,74HC
12、85是四位数值比较器 ,其工作原理和两位数值比较器相同。,74HC85的示意框图,4.4.4 数值比较器,4位数值比较器74HC85的功能表,用两片74HC85组成8位数值比较器(串联扩展方式)。,高位片,输出,2. 集成数值比较器的位数扩展,输入: A=A7 A6A5A4A3 A2A1A0 B=B7B6B5B4B3 B2B1B0,低位片,B3A3B0A0,B7A7B4A4,用4片74HC85组成16位数值比较器(串联扩展方式)。,高位片,输出,低位片,B3A3B0A0,B7A7B4A4,B11A11B8A8,B15A15B12A12,电路的工作速度如何提高?,-并联扩展方式。,4.4.4 数
13、值比较器,用74HC85组成16位数值比较器的并联扩展方式。,B3A3B0A0,B7A7B4A4,B11A11B8A8,B15A15B12A12,输出,4.4.5 算术运算电路,4.4.5 算术运算电路,0,1,1,0,1,0,0,1,1,在两个1位二进制数相加时,不考虑低位来的进位的相加-半加在两个二进制数相加时,考虑低位进位的相加-全加加法器分为半加器和全加器两种。,半加器,全加器,1、半加器和全加器,两个4 位二进制数相加:,(1) 1位半加器(Half Adder),不考虑低位进位,将两个1位二进制数A、B相加的器件。,半加器的真值表,逻辑表达式,如用与非门实现最少要几个门?,C =
14、AB,逻辑图,4.4.5 算术运算电路,(2) 全加器(Full Adder),全加器真值表,全加器能进行加数、被加数和低位来的进位信号相加,并根据求和结果给出该位的进位信号。,4.4.5 算术运算电路,逻辑表达式(用与或非门实现),采用包围0的方法进行化简得 :,共用了12个逻辑门!,4.4.5 算术运算电路,如何用尽少的门电路组成全加器?,逻辑图,你能用两个半加器加上合适的逻辑门构成一个全加器吗?,4.4.5 算术运算电路,你能用74HC15174HC138设计全加器吗?,加法器的应用,全加器真值表,Ai Bi Ci-1有奇数个1时S为1; Ai Bi Ci-1有偶数个1和全为0时 S为0
15、。 -用全加器组成三位二进制代码 奇偶校验器,用全加器组成八位二进制代码 奇校验器,电路应如何连接?,4.4.5 算术运算电路,(1)串行进位加法器,如何用1位全加器实现两个四位二进制数相加?A3 A2 A1 A0 + B3 B2 B1 B0 =?,低位的进位信号送给邻近高位作为输入信号,采用串行进位加法器运算速度不高。,2、多位数加法器,4.4.5 算术运算电路,定义两个中间变量Gi和Pi :,Gi= AiBi,(2)超前进位加法器,提高运算速度的基本思想:设计进位信号产生电路,在输入每位的加数和被加数时,同时获得该位全加的进位信号,而无需等待最低位的进位信号。,定义第i 位的进位信号(Ci
16、 ):,Ci= GiPi Ci-1,4.4.5 算术运算电路,4位全加器进位信号的产生:,C0= G0+P0 C-1,C1= G1+P1 C0 C1 = G1+P1 G0+ P1P0 C-1,C2= G2+P2 C1C2 = G2+P2 G1+ P2 P1 G0+ P2 P1 P0C-1,C3= G3+P3 C2 = G3+P3 (G2+ P2 C1 )=G3+P3 G2+P3P2 C1 =G3+P3 G2+P3P2 (G1+ P1C0 )C3 =G3+P3 G2+P3P2 G1+ P3P2 P1 (G0+ P0C-1),Gi= AiBi,Ci= GiPi Ci-1,集成超前进位产生器74LS
17、182,逻辑图,逻辑符号,4.4.5 算术运算电路,超前进位集成4位加法器74LS283,74HC283逻辑框图,4.4.5 算术运算电路,74HC283逻辑框图,4.4.5 算术运算电路,4. 超前进位加法器74HC283的应用,例1. 用两片74HC283构成一个8位二进制数加法器。,在片内是超前进位,而片与片之间是串行进位。,4.4.5 算术运算电路,余3码输出,1,1,0,0,例. 用74HC283构成将8421BCD码转换为余3码的 码制转换电路 。,8421码,余3码,0000,0001,0010,0011,0100,0101,+0011,+0011,+0011,CO,4.4.5
18、算术运算电路,3 减法运算,在实际应用中,通常是将减法运算变为加法运算来处理,即采用加补码的方法完成减法运算。,这里只讨论数值码,即数码中不包括符号位。,运用全加器采用加补码完成减法运算,A-B转换为A加B的补码,4.4.5 算术运算电路,1)AB 0的情况。,2)AB 0的情况。,结果表明,在AB 0时,如加补进位信号为1,所得的差就是差的原码。,在AB 0时,如加补的进位信号为0,所得的差是差绝对值的补码。,A=0101 ,B=0001,A= 0001 ,B=0101,1 0 1 0 0,0 1 1 0 0,4.4.5 算术运算电路,减法器的电路要求:,2、 无论A、B的大小关系如何,运算结果要是差值的绝对值的原码。,1、A-B变换为A加B的补码的加法运算,在AB 0时,如加补进位信号为1,所得的加补和就是差 的原码。 -将加补的和数直接作差值输出.,在AB 0时,如加补的进位信号为0,所得的加补和是差绝对值的补码。 -将加补的和数求补,作差值输出.,4.4.5 算术运算电路,1、A-B变换为A加B的补码 的加法运算,2、运算结果要是差值的绝对 值的原码。,求补后输出,直接输出,AB 0,AB 0,