1、BiCMOS 工艺及其工艺流程该工艺采用 P 型衬底，形成双埋层，对双极器件可减小集电极串联电阻，对 CMOS 器件可提高器件的抗闩锁能力和减少衬底浓度对器件参数的影响。作 N 型薄外延（2.0 m） ，外延层作为双极器件的集电极区和 PMOS 晶体管的有源区。在外延层上推 P 阱，形成 NMOS 晶体管的有源区，开槽高压氧化并结合 P注入形成的 PN 结，实现电路元器件的隔离，并获得比较好的表面平坦度，这种隔离方式，可减小器件的侧壁电容，从而提高器件特性。作高浓度 N扩散，进一步减小 NPN 晶体管的集电极串联电阻，降低了 NPN 晶体管的寄生参数，也提高了 NPN 晶体管的频率特性和电流驱
2、动能力。采用 SiO2 注入可防止沾污，同时获得更薄的基区。用重掺杂多晶硅作为 CMOS 晶体管的栅极和 NPN 晶体管的发射极，以获得较薄的结深，减小栅极和发射极的寄生参数，从而提高器件的速度性能。采用薄栅氧化层（35 nm）和栅与源漏的自对准结构，减小器件的寄生参数，获得更高性能的 CMOS 晶体管。双层金属 TiAl 实现浅结元器件的互连，为提高电路的可靠性和稳定性，采用 PECVD SiNx 介质作为电路的钝化薄膜。在 P 型衬底上分别形成 N和 P埋层后，接着进行 N 型薄外延。注入硼，经高温退火和推结形成 P 阱。用反应离子刻蚀出硅槽，然后进行高压氧化。注入高剂量的磷并在高温下退火
3、，以形成 NPN 晶体管的深集电区。薄栅氧后注入硼，形成双极器件的基区。刻出发射极窗口后，LPCVD 淀积一层多晶硅，接着进行高剂量砷注入。反应离子刻蚀出栅极和发射极，分别注入高剂量的 N 型和 P 型杂质，经退火处理，形成 MOS 晶体管的源漏接触区、NPN 晶体管的发射区和基区。接着 LPCVD 淀积二氧化硅，用反应离子刻蚀出元器件的接触孔。分别蒸发 Ti 和 Al 金属层，实现元器件的互连，最后作PECVD SiNx 介质薄膜形成钝化层。BiCMOS 结构，一般由 CMOS 单元和 npn 晶体管组成。随着应用的不同，BiCMOS 结构也有不同程度或不同形式的变化，如可能是 CMOS 单
4、元同双极横向晶体管结构的结合，也可能是功率 MOS 同双极结构的结合，其结构的变化，是由应用电路的结构和性能需求决定的。BiCMOS 技术是双极技术的速度和驱动能力优势与 CMOS 技术的高密度和低功耗优势的完美结合。在 BiCMOS 工艺中，一般有 4 种有源器件，分别是 CMOS 单元结构中的 PMOS 和 NMOS 晶体管以及双极结构中的npn 和 pnp 晶体管。其中 MOS 晶体管的重要参数开启电压 Vt，在工艺上主要取决于栅氧化和调节注入，因此工艺简单较易控制。而双极纵向 pnp 和 npn 晶体管的重要参数“共发射极电流放大系数 ”，在工艺上主要是受两次扩散结深之差形成的基区的影
5、响，如定量上称为基区宽度的 Wb 是影响纵向晶体管参数 的最重要的工艺参数。另外，两次扩散形成的基区杂质分布是非均匀的，基区中电流和其它电流如发射极电流和集电极电流的方向是相垂直的，基区扩展电阻引起发射区下面的电流是非均匀分布，纵向晶体管的电流分布又是二维且不均匀，这些因素给定量分析和计算带来较大的难度。因此，在工艺操作过程中，其 的控制往往是由工艺实践确定。传统的双极技术虽然具有速度快、电流驱动能力强和模拟电路精度高等优点，但其功耗大和集成度低却不能适应现代大规模集成技术的发展需要。MOS 技术虽在高集成度、低功耗、强抗干扰能力等方面有着双极电路不可比拟的优势，但在高速、大电流驱动应用电路场
6、合却无能为力。可见无论是单一的 CMOS，还是单一的双极技术都无法满足大规模集成系统多方面性能的综合要求，因此融合了两种技术优势的 BiCMOS 新技术便是集成电路发展的必然产物。由于早期提出 BiCMOS 结构集成思路时，双极和 CMOS 两种技术在工艺和设备上差异较大，二者的组合难度较大，而且成本较高，同时应用的需求也并不十分迫切，所以 BiCMOS 技术发展得比较缓慢。随着双极和 CMOS 技术的发展，各自为提高电路性能和可靠性都增加了许多工艺环节，例如薄膜外延、深槽隔离、多晶硅自对准等新技术的采用，使工艺复杂性和制造成本大为提高，二者的工艺和设备的差异也日趋模糊，因此结合两种技术优势的
7、 BiCMOS 技术便开始受到重视并发展了起来。到 20 世纪 80 年代，可以说是 BiCMOS 技术发展的第一个黄金时期，从美国无线电公司应用 BiCMOS 技术开发出运算放大器 CA3440 开始，日立、哈里斯、德克萨斯仪器（TI ）和摩托罗拉等公司也纷纷开发出 BiCMOS 门阵列、BiCMOS A/D 和 D/A 转换器、中央微处理器（CPU）、静态存储器（SRAM）和动态存储器（DRAM）等 BiCMOS产品。此后，该技术不断得到改进，使电路性能也不断提高。近年来由于高速通信系统中模拟和数字混合电路应用的迫切需要，BiCMOS 工艺集成技术的发展又一次受到高度重视，并在工艺集成技术
8、中成为重要的竞争技术之一。BiCMOS 工艺集成技术的优势主要表现在：负载能力强（在相同硅单晶条件下，双极器件的跨导比 MOS 器件的跨导大上百倍，故在大电容负载应用场合，BiCMOS 电路的驱动能力比 CMOS 电路强得多）、延迟时间小，速度快（由于双极器件具有大跨导特性，在高负载条件下可实现大电流驱动而又可降低器件内部逻辑摆幅，并在大电容负载时，双极器件的导通延迟比负载延迟小得多。因此，BiCMOS 器件速度性能比纯 CMOS 器件有优势，即在同样的电容负载下 BiCMOS 电路的速度更快）、其功耗-延迟乘积相当（BiCMOS 与 CMOS 一样，其静态功耗近似为零。但在动态时，由于其强电
9、流驱动能力使状态转换产生的电流峰值时间很短，摆幅也小，因此实际上其瞬态功耗比 CMOS 小。所以在同样条件下，BiCMOS 电路系统的平均功耗将会大为降低，或者说它并不比 CMOS 电路的功耗高。在 0.1GHz 工作频率下的实验结果也表明，BiCMOS 电路（如门电路、逻辑电路、SRAM 等）的功耗比 CMOS 电路增加约 10 倍，但其平均传输延迟时间却减小到约为 CMOS 电路的 1/9 左右，所以 BiCMOS 与 CMOS 电路的功耗-延迟乘积实际上仍然维持在同一个数量级上。另外，从 0.8 微米、 0.5 微米 BiCMOS 和 CMOS 技术比较表明，BiCMOS 技术的成本比
10、CMOS 技术稍有增加，但性能却提高一倍。BiCMOS 工艺具有广泛的适应性，可以满足不同领域应用电路制造的需要。根据应用的不同，BiCMOS 工艺有常规BiCMOS、超高速 BiCMOS 和数字 /模拟兼容 BiCMOS 工艺。在常规 BiCMOS 工艺中，将在 npn 双极器件和 CMOS 器件之间作最大程度的折中，常常以牺牲 npn 双极器件性能为代价，而以 CMOS 器件性能为主导，但其应用被限制在很窄的范围内，如只适用于低负载电容的 I/O 接口电路。高速 BiCMOS 工艺则不惜增加工艺难度和成本，将使二者都能发挥其最佳性能潜力。如以 CMOS 为基础，将增加高性能双极器件所要求的
11、薄层外延、介质隔离、基区注入、多晶硅发射极等工艺，其复杂程度将增加 25以上，且导致设计和工艺成本的上升，但仍可实现较高的性价比，在大规模系统集成中具有较强的竞争力，特别适用于 CMOS 与 ECL 混合系统、大负载和高驱动能力及 I/O 接口电路等。这种基于 CMOS 的BiCMOS 工艺，具有很强的数字电路潜能发挥，适用于制造数字集成电路。为了解决能适用于模拟及混合信号的电路，便出现了以双极工艺为基础的 BiCMOS 工艺。在这种工艺中，不仅必须获得高性能的 npn 晶体管，还需要制造高精度的电阻、电容器、甚至高性能的 pnp 晶体管，这种工艺特别适用于高压、大电流驱动和输出控制或功率电路
12、。造成这些 BiCMOS 结构性能差异的根本原因，是由于器件工作机制存在本质差别之故。如 MOS 器件是电压控制型，其跨导与有效栅压呈线性关系，且对沟道宽长比和栅电容等结构参数敏感，而双极晶体管是电流控制型器件，其跨导与发射结工作电压呈指数关系，而与发射区面积等结构参数没有明显的影响关系。因此，双极器件适合大电流工作，而在小电流工作条件下，MOS 器件的跨导将超过双极器件，有利于 MOS 器件工作。在速度方面，双极器件因驱动电流大而在大负载条件下将比 MOS 器件有优势。从器件结构的兼容性来看，双极与 MOS 组合形成的最简单功能器件是 BiCMOS 倒相器或缓冲器，并可由此构成其它各种逻辑电
13、路。在不同的工作条件下，对其性能如延迟时间、功耗、速度等有不同的影响。BiCMOS 并非简单取代 CMOS 或双极工艺，而仅仅是根据应用的需要，向 VLSI 及 ULSI 工艺技术的延伸或拓展。总的说来，BiCMOS 工艺主要适用于高速数字、高精度或高速模拟、大功率电路的制造。但集成电路的总体发展趋势是向 SoC 电路发展，在 SoC 芯片中，将包含 CPU（或 DSP）、存储器、控制逻辑、系统时钟、/电路以及/、 /转换器、运算放大器、比较器、甚至电源管理等各种功能电路，这种系统级电路实现的关键，绝不仅仅是设计的问题，制造工艺将起重要作用。由于 BiCMOS 工艺能发挥双极和 CMOS 技术
14、之长，所以可以预计 BiCMOS 工艺将是制造这种系统级电路的有利工艺选择方案。普通高速 BiCMOS 器件结构如图 4.2.1.31，普通高速 BiCMOS 工艺原则上不需要增加太多重要的工艺步骤，实际上仅比标准 CMOS 工艺多 4 个掩模或 4 个典型工艺步骤，即+埋层、深+接触区、基区和发射区。普通高速BiCMOS 工艺流程与典型的 CMOS 和双极工艺流程比较情况如表 4.2.1.3 所示。1999 年，菲利浦曾推出一种硅 BiCMOS 工艺（QUBiC3），可得到最大工作频率 fmax 达 70GHz 的双极器件，是以前同类工艺制造产品的 2 倍，QUBiC3 中的 MOS 部分采用的是 0.5 微米 CMOS 成熟工艺。QUBiC4 的 MOS 部分采用 0.25 微米 CMOS 工艺，其双极部分采用改进型双极多晶硅技术及自对准硅化物和低电容互连系统技术，使双极器件的fmax 可达到 90GHz。如果对 CMOS 和双极器件进行优化，其性能还有提升潜力。这种具有高开关速度和极低噪声（0.6dB ）的电路制造工艺，在制造低成本低噪声放大器和移动通信集成电路中有一定的优势。
