1、电子课程设计篮球 24S 计时器学院：电子信息工程学院班级：自动化 091501姓名：吕文波学号：200915040120指导老师：柴婷婷2011 年 12 月2目录： 一、设计任务及要求 .3二、总体框图 .3三、选择器件 5.四、功能模块 7五、总体设计电路图 11六、参考文献 13七、心得体会 .143篮球 24S 计时器一 设计任务与要求1、 有显示 24 秒的计时功能2、 置外部操作开关，控制计时器的直接清零，起碇和暂停连续功能3、 计时器喂 24 秒递减计时器，其间隔为 1 秒4、 计时器递减计时到 0 时，数码显示器不能灭灯 应发出光电报警信号二 总体框图 1、设计框图外部操作信
2、号 控制电路秒脉冲发生器译码 、 显示电路报警电路2 4 S 计数器图 1 总体框图2、秒脉冲发生器秒脉冲信号发生器需要产生一定精度和幅度的矩形波信号。实现这样矩形波的方法很多，可以由非门和石英振荡器构成，可由单稳态电路构成，可以由施密特触发器构成，也可以由 555 定时器构成等。不同的电路队矩形波频率的精度要求不同，由此可以选用不同电路结构的脉冲信号发生器。在设计中由于脉冲信号作为计数器的计时脉冲，其精度直接影响计数器的精度，因此要求脉冲信号有比较高的精度。一般情况下，要做出4一个精度比较高的 频率很低的振荡器有一定的难度 工程上解决这一问题的办法就是先做一个频率比较高的矩形波震荡器，然后将
3、其输出信号通过计数器进行多级分项，就可以得到频率比较低 精度比较高的脉冲信号发生器，其精度取决于振荡器的精度和分级项数。3、24 秒减法计数器：24 秒减法计数器可以采用 74LS160 或者 74LS192 进行设计，在本设计中采用 74LS192 设计，74LS192 是十进制同步加法| 减法计数器，具有直接清零 异步置数功能。(74LS192 功能表如图 1 所示)表 1 74LS192 功能表：CPU CPD LD CR 操作 0 0 置数 1 1 0 加计数1 1 0 减计数 1 清零4、控制电路 按照系统的要求，电路应该完成以下 4 个功能；1）当操作直接清零按键时，要求计数器清零
4、。2）当启动按键闭合时，控制电路应封锁时钟信号 CP（秒脉冲信号） ，同时计数器完成置数功能，显示器显示 24 秒字样。当启动按键释放时，计数器开始减法计数。3）当暂停连续开关处于暂停状态时，控制电路封锁计数脉冲，计数器停止计数，显示器显示原来的数，而且保持不变，当暂停连续开关处于连续状态时，计数器正常计数，另外，外部操作开关都应该采取消抖措施，以防止机械抖动造成电路工作不稳定。4）当计数器递减到零时，控制电路输出报警信号，计数器保持状态不变。5、显示电路在设计过程中采用四输入数码管，来显示数字变化。6、报警电路5采用发光二极管作为报警灯，当灯亮时视为报警信号。三、选择器件各器件介绍：1).7
5、4LS192:为可预置的同步十进制双时钟加减法计数器，它具有上升沿有效地加计数时钟端 UP 和减计数时钟端 DOWN；该计数器具有异步清零端，当清零信号CLR 为高电平时，实现清零功能；该计数还有异步置数功能，当置数信号LOAD 为低电平时，实现预置数；当计数器加计数，且计数值为 9 时，进位端CO 输出宽度等于加计数脉冲 UP 的低电平脉冲，当计数器减计数，且计数值为0 时借位端 BO 输出宽度等于减计数脉冲 DOWN 的低电平.U174LS192NA15B1C10D9UP5QA 3QB 2QC 6QD 7LOAD11BO 13CO 12CLR14DOWN42).555 定时器555 定时器
6、可以组成施密特触发器、单稳态触发器和多谐振荡器。A1555_VIRTUALGNDDISOUTRSTVCCTHRCONTRI63).非门 74LS04U 7 A7 4 L S 0 4 D4).三输入与门 74LS10U 6 A7 4 L S 1 0 N&5).二输入与门 74LS00U 5 A7 4 L S 0 0 N&6).四输入显示器U3DCD_HEX4 3 2 177).LED 灯LED18).电阻R 56 8 0 5 %表 2 器件列表序列号 名称 型号 备注 序列号 名称 型号 备注1 G1 74LS04 9 R1 10K 1/8 W2 G2 74LS10 10 R2 10K 1/8
7、W3 G3 74LS00 11 R3 10K 1/8 W4 G4 74LS00 12 R4 10K 1/8 W5 N5 74LS19213 R5 100 1/8 W6 N6 74LS19214 S1 开关7 LEDD1 红色 15 S2 开关8 555 16 S3 开关 单刀双掷四、功能模块1.秒脉冲发生器的工作原理它由比较器 1 和比较器 2 非门 G1G2 组成的 SR 锁存器和放电三极管 Q1组成。比较器 1 的反相端是阈值输入端；若是同相端不外接控制信号，则是电阻分压得到的参考电压三分之二 Vcc。比较器 2 的同相端是触发端；反相端是电阻分压得到的参考电压三分之一 Vcc。当放电晶体
8、管导通时，放电端于地相连。8在复位端加低电平信号，锁存器复位，可以使输出 Vo 低电平。正常工作时，复位端应该加高电平。控制端所加电压可以改变比较器 1 同相端，比较器2 反向端的电压值，因此也就改变了比较器 1 反相端的阈值电压和比较器 2 同相端触发电压。若是控制端不外接电压，则比较器 1 同相端的电压为三分之二Vcc，比较器 2 反相端的电压为三分之一 Vcc。为了提高电路的负载能力，输出端设置了缓冲器 G4。双极性定时器 555的电源电压范围是 516V，最大负载电流达 200mA，CMOS 型定时器 555 的电源范围是 318V，最大负载电流为 4mA。定时器 555 的输出高电平
9、近似等于电源电压，低电平近似等于 10V。用 555 定时器构成的多谐振荡器： 555 定时器主要是通过外接电阻 R 和电容器 C 构成充.放电电路，并由两个比较器来检测电容器上的电压，以确定输出电平的高低和开关管的通断。这就很方便地构成从微秒到数 10 分的延时电路，以及多谐振荡器，单稳态触发器。施密特触发器等脉冲波形产生和整形电路。用 555 定时器构成多谐振荡器电路如下图，电路没有稳态，只有两个暂稳态，也不需要外加触发信号，利用电源 Vcc 通过 R1 和 R2 向电容 C 充电，使 Uc 逐渐升高，升到三分之二 Vcc 时，Uo 跳变到低电平，放电端导通，这时，电容器C 通过电阻 R2
10、 和 D 端放电，使 Uc 下降，降到三分之一 Vcc 时，Uo 跳变到高电平，D 端截止，电源 Vcc 又通过 R1 和 R2 向电容 C 充电。如此循环，振荡不停，电容器 C 在三分之一 Vcc 和三分之二 Vcc 之间充电和放电，输矩形如下图9图 2 555 组成多谐振荡器A1555_VIRTUALGNDDISOUTRSTVCCTHRCONTRIC1300nFC210nFR620kR720kVCC5VXSC1A BExt Trig+_ + _图 3 秒脉冲发生电路图10图 4 秒脉冲信号图2.24 秒减法计数器的工作原理由上述 74LS192 功能表看出，当 LD=1 时，CR=0，CP
11、D=1 时，如果有时钟脉冲加到 CPU 端，则计数器在预置数的基础上进行加法计数，当计数到9（1001） ，CO 端输出进位下降沿跳变脉冲；当 LD=1，CR=0 ，CPU=1 时，如果有时钟脉冲加到 CPD 端，则计数器在预置数的基础上进行减法计数，当计数到 0（0000）时，BO 端输出借位下降沿跳变脉冲。由此设计出三十进制减法计数器，预置数位 N=（ 00100100）= （24）,当低位计数器的借位输出端 BO输出借位脉冲时，高位计数器材进行减法计数。当计数到高 低位计数器都为 0时，高位计数器的借位输出端 BO 输出借位脉冲，使 N3 置数端 LD=0,则计数器完成置数置零，在 CP
12、D 端输入脉冲的作用下，进行下一循环的减法计数。11U174LS192NA15B1C10D9UP5QA 3QB 2QC 6QD 7LOAD11BO 13CO 12CLR14DOWN4U274LS192NA15B1C10D9UP5QA 3QB 2QC 6QD 7LOAD11BO 13CO 12CLR14DOWN4J2Key = 2VCC5VVCC5V图 5 减法器电路图3控制电路的工作原理把 S2 拨向清零端时，74LS192 的 CR=1 时，计数器清零；当 s2 拨向工作端时，CR=0，计数器进入工作状态，这时，若按下启动按键 S1 计数器置数，若释放 S1，则计数器在置数的基础上开始递减计
13、数。当 S3 拨向连续端时，G4输出为高电平，此时如果 BO=1，则将 G2 打开，秒脉冲进入计数器，计数器进行连续计数，当 S3 拨向暂停端时，G4 输出低电平，将 G2 封锁，计数器没有计数脉冲送入，暂停计数。当计数器满 24 个脉冲，高位计数器 N5 的 BO 端输出低电平，一方面将 G2 封锁，另一方面点亮发光二极管，发出报警信号。需要说明的是，当 N5 计数到 0 时输出的借位信号持续时间很短，为了使得报警状态持续足够的时间，可用锁存器将借位脉冲锁存起来，也可以单稳态电路将借位脉冲的宽度展到足够宽度展到足够宽，然后用锁存或者展宽后的信号控制12报警电路。五、总体设计电路图U174LS
14、192NA15B1C10D9UP5QA3QB2QC6QD7LOAD11 BO13CO12CLR14DOWN4U274LS192NA15B1C10D9UP5QA3QB2QC6QD7LOAD11 BO13CO12CLR14DOWN4VCC5VR110k5%VCC5VR210k5%J1Key = 1J2Key = 2VCC5VVCC5VU3DCD_HEX4 3 2 1U4DCD_HEX4 3 2 1VCC5VR310k5% R410k5%VCC5VU5A74LS00N&U5B74LS00N&U6A74LS10N&U7A74LS04DR56805%J3 Key = 3A1555_VIRTUALGNDD
15、IS OUTRSTVCCTHRCONTRIC1300nF C210nFR620kR720kVCC5VXSC1A BExt Trig+_ + _LED1图 6 总体设计电路图1、内容；按电路图接好器件，当 S1 接通后，计数器开始置数 24，断开后，计数器开始计数，S3 向左接，是进行连续计数，向右是进行暂停，S2 左接计数，右接清零，可以通过 S1 进行计数器的计数工作，S2 来实现计数器的再次计数功能。13U174LS192NA15B1C10D9UP5QA3QB2QC6QD7LOAD11BO13CO12CLR14DOWN4U274LS192NA15B1C10D9UP5QA3QB2QC6QD7
16、LOAD11BO13CO12CLR14DOWN4VCC5VR110k5%VCC5VR210k5%J1Key = 1J2Key = 2VCC5VVCC5VU3DCD_HEX4 3 2 1U4DCD_HEX4 3 2 1VCC5VR310k5%R410k5%VCC5VU5A74LS00N&U5B74LS00N&U6A74LS10N&U7A74LS04DR56805%J3Key = 3A1555_VIRTUALGNDDISOUTRSTVCCTHRCONTRIC1300nF C210nFR620kR720kVCC5VXSC1A BExt Trig+_ + _LED1图 7 验证计数结束时报警信号2、硬
17、件验证通过硬件的验证，可以得出此 24S 计数器总体设计电路图的正确性，只是在时间变化上稍有误差，产生这一现象的原因是：在硬件验证中，电阻与设计电阻稍有偏差，电容可能存在充放电现象。14总体来说，硬件验证证明了此设计达到了设计目的。六、参考文献数字电子技术基础教程 夏路易 主编电子技术实验与课程设计第三版 毕满清 主编七、心得与体会对于原理图的分析 ：1.首先实现基本的置数然后 24 秒递减的功能。置数功能的实现并不难。将LOAD 置低电平就可以实现。2.实现计数到零之后停止计数并且报警。首先搞清楚计数到零的标志是什么。当然是十位的借位端出现借位信号（到达 00 后个位向十位借位，十位不够，向
18、跟高位借位，因此十位的借位端出现低电平）。设计的时候需要考虑，十位的BO 平时是高电平，clk 能够作用。到零后BO 是低电平，clk 不能够作用。这个太简单了，不用分析。应该想到将十位的BO 和 CLK 相与之后送给个位的 CPD。实现暂停功能的原理其实和到零后自动停止是差不多的。应该想到到零后自动停止是十位的BO 给信号，暂停时开关给信号而已。所以这样就很简单了。只需要将此开关的输出和十位的BO 还有 CLK 相与就可以实现了。3.实际实验中容易出现问题的地方 其他的倒没有什么，本人做实验的时候因为开关是拨动的那种。所以往往暂停，开始，暂停，开始这样重复拨动的时候就会出现抖动情况，也就是在
19、这样拨动的过程中会出现数字乱跳的情况。通过紧固连线还有小心的拨动开关不能从根本上解决问题，只是减小几率。在本次的课程设计中通过自己选题，找材料、分析、设计等，掌握了一些软件的操作方法，这为以后的学习做了铺垫。整个设计实现了从单一的理论学习到解决实际问题的转变。通过本次的课程设计，我最大的收获就是提高了自身的动手能力，培养了我的寻求解决问题的能力和团队精神，也增强了我其它方面的能力。在设计中，我充分应用所学的知识，例如，集成电路 74LS 系列，三极管，二极管，整定时器 555 等元件的应用。这次实践使我受益匪浅，在摸索该如何设计电路使之实现所需功能的过程中，特别有趣，培养了我的设计思15维，增强了我的实际操作能力。在让我体会到设计电路艰辛的同时，更让我体会到了成功的喜悦和快乐。课程设计的自主设计，学习研究过程中，通过写课程设计的总结报告，初步训练我的书面表达能力、组织逻辑能力，这些技能应用性强，对我的将来就业和进一步发展帮助较大。同时也加强了对课本知识的理解，使我们做到理论与实际的联系，收获很大，并且我也深深地体会到自己所学知识的不足，激发了我的自学能力和应对挑战能力。为今后学习打下了坚实的基础，培养了我们严谨务实，戒骄戒躁的作风。
